JP2854194B2 - マイクロコンピュータの発振クロック判定装置 - Google Patents
マイクロコンピュータの発振クロック判定装置Info
- Publication number
- JP2854194B2 JP2854194B2 JP4170851A JP17085192A JP2854194B2 JP 2854194 B2 JP2854194 B2 JP 2854194B2 JP 4170851 A JP4170851 A JP 4170851A JP 17085192 A JP17085192 A JP 17085192A JP 2854194 B2 JP2854194 B2 JP 2854194B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- clock
- microcomputer
- oscillation clock
- warning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵを動作させる発
振クロックの発振状態を確認するのに好適なマイクロコ
ンピュータの発振クロック判定装置に関する。
振クロックの発振状態を確認するのに好適なマイクロコ
ンピュータの発振クロック判定装置に関する。
【０００２】
【従来の技術】最近、電子機器の高機能化に伴い、種々
の電子機器に１チップマイクロコンピュータが内蔵され
る様になっている。この１チップマイクロコンピュータ
は各種演算を行う為にシステムクロックに同期して動作
しており、このシステムクロックは水晶、セラミック等
の振動子の固有周波数を用いて作られている。例えば上
記したマイクロコンピュータをＶＴＲ等の時計機能を持
った電子機器に内蔵する場合、通常、時計機能を動作さ
せる為に比較的発振周波数の低い発振回路を使用し、ま
た内部ＣＰＵを動作させる為に発振周波数の高い発振回
路を使用する様になっており、即ちマイクロコンピュー
タは２種類の異なる発振回路を使用して動作している。
ところで、こうしたマイクロコンピュータの演算結果を
受けてＶＴＲが動作している最中に停電してしまった場
合、商用電源の代わりに、ＶＴＲに装着した電池又はコ
ンデンサ等のバックアップ電源の供給を受けて、マイク
ロコンピュータは動作を継続することになる。ところ
が、バックアップ電源の容量には限りがある為、バック
アップ電源を停電中のＶＴＲの動作に長時間使える様な
対処を施さなければならない。そこで、ＣＰＵを動作さ
せるのに発振周波数の高い発振回路から発振周波数の低
い発振回路に切り換えて使用し、マイクロコンピュータ
の必要最小限の動作のみを行う様にして、ＶＴＲセット
の低消費電力化を図っている。
の電子機器に１チップマイクロコンピュータが内蔵され
る様になっている。この１チップマイクロコンピュータ
は各種演算を行う為にシステムクロックに同期して動作
しており、このシステムクロックは水晶、セラミック等
の振動子の固有周波数を用いて作られている。例えば上
記したマイクロコンピュータをＶＴＲ等の時計機能を持
った電子機器に内蔵する場合、通常、時計機能を動作さ
せる為に比較的発振周波数の低い発振回路を使用し、ま
た内部ＣＰＵを動作させる為に発振周波数の高い発振回
路を使用する様になっており、即ちマイクロコンピュー
タは２種類の異なる発振回路を使用して動作している。
ところで、こうしたマイクロコンピュータの演算結果を
受けてＶＴＲが動作している最中に停電してしまった場
合、商用電源の代わりに、ＶＴＲに装着した電池又はコ
ンデンサ等のバックアップ電源の供給を受けて、マイク
ロコンピュータは動作を継続することになる。ところ
が、バックアップ電源の容量には限りがある為、バック
アップ電源を停電中のＶＴＲの動作に長時間使える様な
対処を施さなければならない。そこで、ＣＰＵを動作さ
せるのに発振周波数の高い発振回路から発振周波数の低
い発振回路に切り換えて使用し、マイクロコンピュータ
の必要最小限の動作のみを行う様にして、ＶＴＲセット
の低消費電力化を図っている。
【０００３】ところで、商用電源の停電に伴い、発振周
波数の高い発振回路から発振周波数の低い発振回路への
切換動作を行う場合、従来は後者の発振回路が正常に発
振しているかどうかを知る術がなかった。その為、後者
の発振回路の発振状態に関係なく、上記した切換動作を
行わざるを得なかった。
波数の高い発振回路から発振周波数の低い発振回路への
切換動作を行う場合、従来は後者の発振回路が正常に発
振しているかどうかを知る術がなかった。その為、後者
の発振回路の発振状態に関係なく、上記した切換動作を
行わざるを得なかった。
【０００４】
【発明が解決しようとする課題】ここで、後者の発振回
路には発振周波数の低い水晶振動子(３２ＫＨｚ)を一般
に使用するが、この水晶振動子はマイクロコンピュータ
の発振回路の端子に半田で外付された状態にある。その
為、水晶振動子の半田部分は接触不良や場合によっては
断線を起こしやすい状態にある。そこで上記した問題が
起こり後者の発振回路が異常を来している時に、商用電
源の停電に伴い、後者の発振回路の出力をＣＰＵの動作
に使用する様になった場合、マイクロコンピュータは必
要最小限の動作を実行できなくなり、最悪の場合動作を
停止してしまっていた。例えばＶＴＲ等のセットで断線
等により後者の発振回路の発振が停止している時に、停
電検出によりＣＰＵが使用する発振回路を前者から後者
に切り換えてしまうと、ＣＰＵの動作が停止してしまう
ので、例え商用電源が復帰したとしても、ＣＰＵは通常
動作に復帰できず、ＶＴＲ等のセットの動作が停止した
ままになってしまうという問題点があった。
路には発振周波数の低い水晶振動子(３２ＫＨｚ)を一般
に使用するが、この水晶振動子はマイクロコンピュータ
の発振回路の端子に半田で外付された状態にある。その
為、水晶振動子の半田部分は接触不良や場合によっては
断線を起こしやすい状態にある。そこで上記した問題が
起こり後者の発振回路が異常を来している時に、商用電
源の停電に伴い、後者の発振回路の出力をＣＰＵの動作
に使用する様になった場合、マイクロコンピュータは必
要最小限の動作を実行できなくなり、最悪の場合動作を
停止してしまっていた。例えばＶＴＲ等のセットで断線
等により後者の発振回路の発振が停止している時に、停
電検出によりＣＰＵが使用する発振回路を前者から後者
に切り換えてしまうと、ＣＰＵの動作が停止してしまう
ので、例え商用電源が復帰したとしても、ＣＰＵは通常
動作に復帰できず、ＶＴＲ等のセットの動作が停止した
ままになってしまうという問題点があった。
【０００５】そこで、本発明は、バックアップ状態で使
用する発振回路が異常を来した時に警告を与えることの
できるマイクロコンピュータの発振クロック判定装置を
提供することを目的とする。
用する発振回路が異常を来した時に警告を与えることの
できるマイクロコンピュータの発振クロック判定装置を
提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に創作されたものであり、電子機器をバック
アップ動作させる為の発振回路の発振クロックの状態を
内部バスに取り込む取込手段と、前記内部バスの取込内
容を前記発振クロックより周波数の高いクロックに同期
して順次保持して出力する保持手段と、前記保持手段の
出力内容が供給され、前記発振回路が正常に発振してい
るかどうかを判定する判定手段と、を備え、前記判定手
段は、前記保持手段の出力内容が所定回数以上同じレベ
ルのまま変化しない時、前記発振回路の発振クロックが
異常状態であることを示す判定結果を出力することを特
徴とする。
解決する為に創作されたものであり、電子機器をバック
アップ動作させる為の発振回路の発振クロックの状態を
内部バスに取り込む取込手段と、前記内部バスの取込内
容を前記発振クロックより周波数の高いクロックに同期
して順次保持して出力する保持手段と、前記保持手段の
出力内容が供給され、前記発振回路が正常に発振してい
るかどうかを判定する判定手段と、を備え、前記判定手
段は、前記保持手段の出力内容が所定回数以上同じレベ
ルのまま変化しない時、前記発振回路の発振クロックが
異常状態であることを示す判定結果を出力することを特
徴とする。
【０００７】
【作用】本発明によれば、特定の発振周波数を有する発
振クロックの状態を必要に応じて判定して、発振クロッ
クの異常状態を示す判定結果が生じた時に警告を促す様
になっている。従って、停電等が起こりマイクロコンピ
ュータがバックアップ動作を行うのに上記した発振クロ
ックを使用する場合、発振クロックの異常を知ることが
でき、マイクロコンピュータの誤動作を事前に回避でき
る。
振クロックの状態を必要に応じて判定して、発振クロッ
クの異常状態を示す判定結果が生じた時に警告を促す様
になっている。従って、停電等が起こりマイクロコンピ
ュータがバックアップ動作を行うのに上記した発振クロ
ックを使用する場合、発振クロックの異常を知ることが
でき、マイクロコンピュータの誤動作を事前に回避でき
る。
【０００８】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明のマイクロコンピュータの発振クロッ
ク判定装置を示す図である。尚、マイクロコンピュータ
には発振周波数の異なる２種類の発振クロックが共に供
給されており、該マイクロコンピュータは通常動作を行
う時に発振周波数の高い発振クロックに基づき動作し、
停電等に伴いバックアップ動作を行う時に、発振周波数
の高い発振クロックから時計機能の動作に使用している
発振周波数の低い発振クロックに切換えて動作するもの
とする。
る。図１は本発明のマイクロコンピュータの発振クロッ
ク判定装置を示す図である。尚、マイクロコンピュータ
には発振周波数の異なる２種類の発振クロックが共に供
給されており、該マイクロコンピュータは通常動作を行
う時に発振周波数の高い発振クロックに基づき動作し、
停電等に伴いバックアップ動作を行う時に、発振周波数
の高い発振クロックから時計機能の動作に使用している
発振周波数の低い発振クロックに切換えて動作するもの
とする。
【０００９】そこで図１において、(1)は上記した発振
周波数の低い発振クロックを発生する為の発振回路であ
り、該発振回路(1)は水晶振動子(2)、コンデンサ(3)
(4)、抵抗(5)及びＮＡＮＤゲート(6)から成っており、
この中で水晶振動子(2)及びコンデンサ(3)(4)はマイク
ロコンピュータの端子(7)(8)に半田で外部接続されてい
る。この発振回路(1)から発生した発振信号はインバー
タ段(9)(10)のスレッショルド電圧を境にハイレベル及
びローレベルを繰返す矩形状の発振クロックとなり、通
常は時計機能等のカウント動作に使用される。
周波数の低い発振クロックを発生する為の発振回路であ
り、該発振回路(1)は水晶振動子(2)、コンデンサ(3)
(4)、抵抗(5)及びＮＡＮＤゲート(6)から成っており、
この中で水晶振動子(2)及びコンデンサ(3)(4)はマイク
ロコンピュータの端子(7)(8)に半田で外部接続されてい
る。この発振回路(1)から発生した発振信号はインバー
タ段(9)(10)のスレッショルド電圧を境にハイレベル及
びローレベルを繰返す矩形状の発振クロックとなり、通
常は時計機能等のカウント動作に使用される。
【００１０】(11)はＮＯＲゲートであり、発振クロック
を取込むものである。また(12)はタイミング信号発生回
路であり、ＮＡＮＤゲート(6)及びＮＯＲゲート(11)を
開閉する為の信号Ａ及びＢを発生するものである。つま
りＮＡＮＤゲート(6)はハイレベルの信号Ａを受けてゲ
ートを開き、ＮＯＲゲート(11)はローレベルの信号Ｂを
受けてゲートを開く。また(13)はＮＭＯＳトランジスタ
であり、ＮＯＲゲート(11)の出力に応じて動作するもの
である。即ちＮＭＯＳトランジスタ(13)はＮＯＲゲート
(11)がローレベルの発振クロックを取込んだ時にオン
し、反対にＮＯＲゲート(11)がハイレベルの発振クロッ
クを取込んだ時にオフする。また(14)は抵抗(15)を介し
て電源Ｖddに接続されると共にＮＭＯＳトランジスタ(1
3)を介して接地された内部バスであり、発振クロックの
状態を示すデータを取込むものである。つまり信号Ｂが
ローレベルの状態でローレベルの発振クロックがＮＯＲ
ゲート(11)に印加されると、ＮＭＯＳトランジスタ(13)
がオンし、内部バス(14)にはローレベルのデータが取込
まれる。反対にハイレベルの発振クロックがＮＯＲゲー
ト(11)に印加されると、ＮＭＯＳトランジスタ(13)がオ
フし、内部バス(14)にはハイレベルのデータが取込まれ
ることになる。即ち、発振クロックの状態がハイレベル
又はローレベルの時に内部バス(14)の内容は各々同じく
ハイレベル又はローレベルとなる。(16)はラッチ回路で
あり、内部バス(14)の内容を信号Ｂのタイミングに同期
してラッチするものである。ここで、信号Ｂは正常発振
状態における発振クロックの発振周波数より高い発振周
波数であるものとする。また(17)は発振クロックの状態
が正常であるか否かを判定する判定回路であり、ラッチ
回路(16)の内容を取込んで正誤判定を行うものである。
具体的には、ラッチ回路(16)の出力内容を信号Ｂのタイ
ミングで逐次取込み、この取込んだデータがある回数以
上同じデータのままで変化しない時に発振を異常と判定
し、発振異常を示す判定結果を出力するものである。
尚、タイミング信号(12)、ラッチ回路(16)及び判定回路
(17)はＣＰＵ(18)内部の構成である。(19)は警告部であ
り、判定回路(17)から出力された発振異常を示す判定結
果を受けて表示、警報等を行い、電子機器を使うユーザ
に発振回路(1)の異常を知らせるものである。
を取込むものである。また(12)はタイミング信号発生回
路であり、ＮＡＮＤゲート(6)及びＮＯＲゲート(11)を
開閉する為の信号Ａ及びＢを発生するものである。つま
りＮＡＮＤゲート(6)はハイレベルの信号Ａを受けてゲ
ートを開き、ＮＯＲゲート(11)はローレベルの信号Ｂを
受けてゲートを開く。また(13)はＮＭＯＳトランジスタ
であり、ＮＯＲゲート(11)の出力に応じて動作するもの
である。即ちＮＭＯＳトランジスタ(13)はＮＯＲゲート
(11)がローレベルの発振クロックを取込んだ時にオン
し、反対にＮＯＲゲート(11)がハイレベルの発振クロッ
クを取込んだ時にオフする。また(14)は抵抗(15)を介し
て電源Ｖddに接続されると共にＮＭＯＳトランジスタ(1
3)を介して接地された内部バスであり、発振クロックの
状態を示すデータを取込むものである。つまり信号Ｂが
ローレベルの状態でローレベルの発振クロックがＮＯＲ
ゲート(11)に印加されると、ＮＭＯＳトランジスタ(13)
がオンし、内部バス(14)にはローレベルのデータが取込
まれる。反対にハイレベルの発振クロックがＮＯＲゲー
ト(11)に印加されると、ＮＭＯＳトランジスタ(13)がオ
フし、内部バス(14)にはハイレベルのデータが取込まれ
ることになる。即ち、発振クロックの状態がハイレベル
又はローレベルの時に内部バス(14)の内容は各々同じく
ハイレベル又はローレベルとなる。(16)はラッチ回路で
あり、内部バス(14)の内容を信号Ｂのタイミングに同期
してラッチするものである。ここで、信号Ｂは正常発振
状態における発振クロックの発振周波数より高い発振周
波数であるものとする。また(17)は発振クロックの状態
が正常であるか否かを判定する判定回路であり、ラッチ
回路(16)の内容を取込んで正誤判定を行うものである。
具体的には、ラッチ回路(16)の出力内容を信号Ｂのタイ
ミングで逐次取込み、この取込んだデータがある回数以
上同じデータのままで変化しない時に発振を異常と判定
し、発振異常を示す判定結果を出力するものである。
尚、タイミング信号(12)、ラッチ回路(16)及び判定回路
(17)はＣＰＵ(18)内部の構成である。(19)は警告部であ
り、判定回路(17)から出力された発振異常を示す判定結
果を受けて表示、警報等を行い、電子機器を使うユーザ
に発振回路(1)の異常を知らせるものである。
【００１１】以上より、商用電源を用いてＶＴＲ等の電
子機器を通常動作させている最中に、停電が発生した場
合、発振周波数の高い発振クロックから発振周波数の低
い発振クロックに切換わって内部のマイクロコンピュー
タをバックアップ動作させようとするが、この際に後者
の発振クロックが半田不良等で異常な状態となっていて
も、ユーザには必ず警告が与えられる為、ユーザはセッ
トの異常を容易に知ることができる。
子機器を通常動作させている最中に、停電が発生した場
合、発振周波数の高い発振クロックから発振周波数の低
い発振クロックに切換わって内部のマイクロコンピュー
タをバックアップ動作させようとするが、この際に後者
の発振クロックが半田不良等で異常な状態となっていて
も、ユーザには必ず警告が与えられる為、ユーザはセッ
トの異常を容易に知ることができる。
【００１２】
【発明の効果】本発明によれば、特定の発振周波数を有
する発振クロックの状態を必要に応じて判定して、発振
クロックの異常状態を示す判定結果が生じた時に警告を
促す様になっている為、停電等に伴ってマイクロコンピ
ュータがバックアップ動作を行うのに上記した発振クロ
ックを使用する場合、発振クロックの異常を知ることが
でき、即ちこのマイクロコンピュータを使った電子機器
においてはその異常を容易に知ることができる利点が得
られる。
する発振クロックの状態を必要に応じて判定して、発振
クロックの異常状態を示す判定結果が生じた時に警告を
促す様になっている為、停電等に伴ってマイクロコンピ
ュータがバックアップ動作を行うのに上記した発振クロ
ックを使用する場合、発振クロックの異常を知ることが
でき、即ちこのマイクロコンピュータを使った電子機器
においてはその異常を容易に知ることができる利点が得
られる。
【図１】本発明のマイクロコンピュータの発振クロック
判定装置を示す図である。
判定装置を示す図である。
(1) 発振回路 (11) ＮＯＲゲート (12) タイミング信号発生回路 (13) ＮＭＯＳトランジスタ (14) 内部バス (16) ラッチ回路 (17) 判定回路 (19) 警告部
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 1/04 - 1/14
Claims (3)
- 【請求項１】 電子機器をバックアップ動作させる為の
発振回路の発振クロックの状態を内部バスに取り込む取
込手段と、 前記内部バスの取込内容を前記発振クロックより周波数
の高いクロックに同期して順次保持して出力する保持手
段と、 前記保持手段の出力内容が供給され、前記発振回路が正
常に発振しているかどうかを判定する判定手段と、を備
え、 前記判定手段は、前記保持手段の出力内容が所定回数以
上同じレベルのまま変化しない時、前記発振回路の発振
クロックが異常状態であることを示す判定結果を出力す
る ことを特徴とするマイクロコンピュータの発振クロッ
ク判定装置。 - 【請求項２】 前記判定手段から前記発振クロックの異
常状態を示す判定内容が発生した時に警告を行う警告手
段を、備えたことを特徴とする請求項１記載のマイクロ
コンピュータの発振クロック判定装置。 - 【請求項３】 前記警告手段は、前記発振クロックの異
常状態を表示又は警報で知らしめることを特徴とする請
求項２記載のマイクロコンピュータの発振クロック判定
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4170851A JP2854194B2 (ja) | 1992-06-29 | 1992-06-29 | マイクロコンピュータの発振クロック判定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4170851A JP2854194B2 (ja) | 1992-06-29 | 1992-06-29 | マイクロコンピュータの発振クロック判定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0619573A JPH0619573A (ja) | 1994-01-28 |
| JP2854194B2 true JP2854194B2 (ja) | 1999-02-03 |
Family
ID=15912502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4170851A Expired - Lifetime JP2854194B2 (ja) | 1992-06-29 | 1992-06-29 | マイクロコンピュータの発振クロック判定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2854194B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5347631B2 (ja) * | 2009-03-26 | 2013-11-20 | 株式会社デンソー | マイクロコンピュータ |
| JP6135445B2 (ja) * | 2013-10-16 | 2017-05-31 | 富士通セミコンダクター株式会社 | 半導体集積回路及び半導体集積回路の動作制御方法 |
-
1992
- 1992-06-29 JP JP4170851A patent/JP2854194B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0619573A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0337684B1 (en) | Clock signal switching device of an IC card | |
| KR980006295A (ko) | 반도체 집적 회로 및 접촉식 ic카드 | |
| WO2011010146A2 (en) | Real-time clock | |
| JPH1195859A (ja) | 集積回路内蔵発振回路 | |
| KR950012053B1 (ko) | 마이크로프로세서 및 직접회로 장치 | |
| JP2854194B2 (ja) | マイクロコンピュータの発振クロック判定装置 | |
| JP2819877B2 (ja) | 発振回路 | |
| JPH0321928B2 (ja) | ||
| KR100215184B1 (ko) | 집적 회로 장치 | |
| KR100323370B1 (ko) | 클럭 출력 회로를 갖는 장치 | |
| JPH04220789A (ja) | Ｉｃカードのクロック切り換え方法 | |
| JP3892693B2 (ja) | クロックノイズ除去回路 | |
| KR100407569B1 (ko) | 발진제어기능을구비한발진회로 | |
| JPH04115634A (ja) | 電源ノイズ検出回路 | |
| JPH03263110A (ja) | 電子機器 | |
| JPS5943766B2 (ja) | 半導体集積回路 | |
| JPS5943765B2 (ja) | 半導体集積回路 | |
| JPH05218834A (ja) | リセット回路 | |
| JP2669360B2 (ja) | クロック発生装置 | |
| JPH0567254A (ja) | Ｉｃカード | |
| JP3159891B2 (ja) | Ｃｐｕ暴走検出回路 | |
| JPH0317718A (ja) | 集積回路 | |
| JP2001186005A (ja) | 半導体装置 | |
| JPS586598A (ja) | 半導体制御回路装置 | |
| JPH02266269A (ja) | 異常検出回路 |