KR100323370B1 - 클럭 출력 회로를 갖는 장치 - Google Patents
클럭 출력 회로를 갖는 장치 Download PDFInfo
- Publication number
- KR100323370B1 KR100323370B1 KR1019990005324A KR19990005324A KR100323370B1 KR 100323370 B1 KR100323370 B1 KR 100323370B1 KR 1019990005324 A KR1019990005324 A KR 1019990005324A KR 19990005324 A KR19990005324 A KR 19990005324A KR 100323370 B1 KR100323370 B1 KR 100323370B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- output
- clock
- signal
- test mode
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 4
- 230000010355 oscillation Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3187—Built-in tests
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Microcomputers (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
선정된 처리를 수행하기 위한 내부 회로, 및 내부 회로 또는 다른 회로들로 클럭 신호를 제공하기 위한 발진 회로와 같은 클럭 발생 회로를 갖는 장치가 제공된다. 이 장치는 테스트 모드 신호를 수신하고 테스트 모드 신호에 따라 내부 회로로부터의 출력이나 클럭 신호를 출력하기 위한 클럭 출력 회로를 가진다. 테스트 모드 신호가 활성화되면, 클럭 신호는 외부 단자로부터 출력되어 클럭 신호를 위한 테스트를 수행한다.
Description
본 발명은 선정된 처리를 수행하며 출력 단자로부터 외부로 신호를 출력하는 내부 회로, 및 클럭 신호를 발생시켜 발생된 클럭 신호를 내부 회로 및 다른 회로에 제공하기 위한 발진 회로와 같은 클럭 발생 회로를 갖는 장치에 관한 것이다.
종래에, 발진 회로에 관한 테스트 (예를 들어, 발진 회로로부터의 출력 파형의 듀티 검사 또는 안정된 발진 시간에 대한 검사)는 도 1에 도시된 바와 같이, [인버터(2), 피드백 저항(3), 히스테리시스 인버터(4) 및 발진기(6)를 포함하는] 발진 회로(10), 및 [CPU, 타이머, 직렬 인터페이스 회로등을 포함하는] 내부 회로(5)를 포함하는 마이크로컴퓨터(1C)에, 출력 단자(7)와는 별도의 전용 클럭 출력 단자(12)가 제공되어 발진 회로(10)로부터의 출력 파형을 마이크로컴퓨터의 외부에 공급하고, 이 파형이 오실로스코우프에 의해 관측된다.
대안적으로, 도 2에 도시된 바와 같이, CPU(5a)는 롬없는 모드(ROMLESS MODE)와 같은 테스트 모드에서 동작하여 특정 그룹의 분주된 클럭(11a)과 동기화된 전송 클럭(5c)이 직렬 인터페이스 회로(5b)로부터, 예를 들어 마이크로컴퓨터(1C)의 외부로 출력된다. 클럭 분주 회로(11)의 동작을 간접적으로 확인하기 위해 이 클럭이 관측되었다.
그러나, 상기 언급한 종래 기술은 다음과 같은 불리한 점이 있다 : 첫째, 정규적인 동작 동안에 사용되는 단자가 아닌 전용 테스트 단자가 사용된다는 것이며, 둘째, 내부 회로가 동작중일 때에는 전용 명령이 필요하기 때문에 테스트를 위해 내부 회로가 동작할 때에는 테스트가 보다 복잡해진다는 것이다.
본 발명의 목적은 전용 테스트 단자를 필요로하지 않으면서 보다 간단한 방식으로 클럭 신호에 대한 테스트를 수행할 수 있는 상술한 유형의 장치를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은 테스트 모드 신호를 수신하고 테스트 모드 신호에 따라 내부 회로로부터 출력 단자로 클럭 신호나 출력 신호를 출력하기 위한 클럭 출력 회로를 장치 내에 갖는다.
따라서, 전용 테스트 모드 및 클럭 출력 회로는 전용 단자를 제공하지 않고도 내부 클럭에 대한 테스트를 용이하게 수행할 수 있도록 해준다.
본 발명의 상기 및 다른 목적들, 특징, 및 장점들이 본 발명의 예를 도시하는 첨부 도면을 참조하여 이루어지는 이후의 상세한 설명으로부터 명백해 질 것이다.
도 1은 제1 종래 기술을 도시하는 블럭도.
도 2는 제2 종래 기술을 도시하는 블럭도.
도 3은 본 발명의 제1 실시예를 도시하는 블럭도.
도 4는 제1 실시예의 동작으로 도시하는 타이밍도.
도 5는 본 발명의 제2 실시예를 도시하는 블럭도.
도 6은 제2 실시예의 동작으로 도시하는 타이밍도.
<도면의 주요 부분에 대한 부호의 설명>
1A : 마이크로컴퓨터
2 : 인버터
3 : 피드백 저항
4 : 히스테리시스 인버터
5 : 내부 회로
6 : 발진기
7 : 출력 단자
8 : 테스트 모드 신호
9A : 클럭 출력 회로
10 : 발진 회로
도 3을 참조하면, 본 발명의 제1 실시예에 따른 장치가 마이크로컴퓨터(1A)로서 도시되어 있다.
마이크로컴퓨터(1A)는 선정된 처리를 수행하기 위한 내부 회로(5); 클럭 신호를 발생시키기 위한 발진 회로(10); 테스트 모드 신호(8)를 수신하고 테스트 모드 신호(8)에 따라 출력 단자로부터 외부로 내부 회로(5)로부터의 출력 신호나 클럭 신호를 출력하기 위한 클럭 출력 회로(9A); 및 다른 회로(도시되지 않음)를 포함한다.
발진 회로(10)는 인버터(2), 피드백 저항(3), 및 히스테리시스 인버터(4)를 포함한다. 인버터(2)의 입력 및 출력 사이에 발진기가 접속된다. 내부 회로(5)는 CPU, 타이머, 직렬 인터페이스 회로 등을 포함한다.
다음으로, 본 실시예의 동작이 도 4를 참조하여 기술될 것이다. 발진 회로(10)로부터의 출력 파형을 확인하기 위해 마이크로컴퓨터(1A)가 테스트 모드에 놓인다. 이 테스트 모드는 테스트 모드 신호(8)가 하이-액티브(high-active)가 되도록 유발한다. 테스트 모드 신호(8)가 활성화(active)될 때, 발진 회로(10)로부터의 출력 파형이 출력 단자(7)로부터 출력된다.
이 실시예에서, 발진 회로(10)의 출력 파형을 출력하기 위한 단자는 클럭 출력 회로(9A)를 사용함으로써 내부 회로(5)의 출력 단자(7)로서의 역할을 하여, 테스트용을 위한 여분의 단자를 필요로하지 않는다. 또한, 발진 회로(10)로부터의 출력은 칩 외부로부터 직접 관찰될 수 있기 때문에, 테스트를 위해 내부 회로(5)가 동작할 필요가 없어 테스트가 단순화될 수 있다.
도 5를 참조하면, 본 발명의 제2 실시예에 따른 마이크로컴퓨터(1B)는 클럭 분주 회로(11)를 포함하는데, 이 분주 회로는 발진 회로(10)로부터의 출력 클럭을 수신하여 수신된 클럭을 각각 1/2, 1/4, 1/8, 및 1/16로 분주하여 내부 회로(5) 및 클럭 출력 회로(9B)에 제공한다. 클럭 출력 회로(9B)는 각각의 분주된 클럭과 내부 신호를 테스트 모드 신호(8)와 스위칭하여 각각의 분주된 클럭을 출력 단자(7a 내지 7d)로 출력한다. 제2 실시예에서, 출력 단자(7a 내지 7d) 및 클럭 출력 회로 구성 요소 그룹의 개수가 4개일 필요는 없으며, 출력 단자 및 구성 요소들은 필요하다면 2개 이상의 요소를 포함할 수도 있다.
따라서, 클럭 분주 회로(11)로부터의 클럭은 그 파형을 관찰하기 위해 출력 단자(7a 내지 7d)로부터 직접 출력되어, 내부 회로(5)를 동작시키지 않고도 클럭 분주 회로(11)에 대한 테스트를 용이하게 수행한다.
비록, 본 발명의 양호한 실시예가 특정한 용어를 사용하여 기술되었지만, 이와 같은 설명은 예를 위한 것이며, 첨부된 청구범위의 정신과 영역으로부터 벗어나지 않고 다양한 수정과 변형이 이루어질 수 있다는 것을 이해하여야 한다.
Claims (5)
- 선정된 처리를 수행하며 그 출력 단자로부터 외부로 신호를 출력하기 위한 내부 회로 수단;클럭 신호를 발생시키고, 상기 발생된 클럭 신호를 상기 내부 회로 수단 및 다른 회로 수단에 제공하기 위한 클럭 발생 회로 수단; 및테스트 모드 신호를 수신하고, 상기 테스트 모드 신호에 따라 상기 내부 회로 수단으로부터 상기 출력 단자로 클럭 신호나 출력 신호를 출력하기 위한 클럭 출력 회로 수단을 포함하는 장치.
- 제1항에 있어서, 상기 장치는 마이크로컴퓨터이며, 상기 내부 회로 수단은 적어도 하나의 CPU를 포함하며, 상기 클럭 발생 회로 수단은 발진 회로인 장치.
- 제1항에 있어서, 상기 장치는 마이크로컴퓨터이고, 상기 내부 회로 수단은 적어도 하나의 CPU를 포함하며, 상기 출력 단자의 개수는 2이상의 정수인 n보다 크거나 같으며, 상기 클럭 발생 회로 수단은 발진 회로, 및 상기 발진 회로로부터의 출력 클럭을 수신하여 상기 클럭을 1/2, 1/22, ... ,1/2n으로 분주하기 위한 클럭 분주 회로를 포함하며, 상기 내부 회로 수단으로부터의 n개 출력 신호 또는 상기 클럭 분주 회로의 n 분주된 클럭은 상기 테스트 모드 신호에 따라 출력되는 장치.
- 제2항에 있어서, 상기 클럭 출력 회로 수단은 상기 발진 회로로부터의 출력 클럭 및 상기 테스트 모드 신호나 그 반전 신호를 수신하기 위한 제1 AND 회로, 상기 내부 회로 수단으로부터의 출력 신호 및 상기 테스트 모드 신호의 반전 신호 또는 그 비반전 신호를 수신하기 위한 제2 AND 회로, 및 상기 제1 AND 회로 및 제2 AND 회로로부터의 출력을 수신하고 상기 출력 단자로 출력을 제공하기 위한 OR 회로를 포함하는 장치.
- 제3항에 있어서, 상기 클럭 출력 회로 수단은 n개의 단위 회로(unit circuit)를 포함하며, 각각의 단위 회로는, 클럭 분주 회로의 분주된 클럭들 중 하나의 클럭과, 상기 테스트 모드 신호 또는 그 반전 신호를 수신하기 위한 제1 AND 회로, 상기 내부 회로 수단으로부터의 출력들 중 하나의 출력과 상기 테스트 모드 신호의 반전 신호 또는 그 비반전 신호를 수신하기 위한 제2 AND 회로, 및 상기 제1 및 제2 AND 회로로부터의 출력을 수신하고 상기 출력 단자들 중 하나로 출력을 제공하기 위한 OR 회로를 포함하는 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10034971A JPH11231967A (ja) | 1998-02-17 | 1998-02-17 | クロック出力回路 |
| JP1998-034971 | 1998-02-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990072694A KR19990072694A (ko) | 1999-09-27 |
| KR100323370B1 true KR100323370B1 (ko) | 2002-02-19 |
Family
ID=12429037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990005324A KR100323370B1 (ko) | 1998-02-17 | 1999-02-13 | 클럭 출력 회로를 갖는 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6397342B1 (ko) |
| JP (1) | JPH11231967A (ko) |
| KR (1) | KR100323370B1 (ko) |
| CN (1) | CN1233886A (ko) |
| DE (1) | DE19905499A1 (ko) |
| TW (1) | TW490778B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4980538B2 (ja) * | 2000-03-24 | 2012-07-18 | トムソン ライセンシング | 集積回路用の制御および検査が可能な発振器装置 |
| US6675312B1 (en) * | 2000-06-30 | 2004-01-06 | Cypress Semiconductor Corp. | Majority vote circuit for test mode clock multiplication |
| KR100414867B1 (ko) * | 2001-12-29 | 2004-01-13 | 주식회사 하이닉스반도체 | 저잡음 내장형 클럭생성기를 구비한 마이크로 컨트롤러 및그를 탑재한 시스템 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153053A (ja) * | 1989-11-10 | 1991-07-01 | Seiko Instr Inc | ワンチップｃｐｕのテスト回路 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1561961A (en) | 1977-04-20 | 1980-03-05 | Int Computers Ltd | Data processing units |
| JPS609221A (ja) | 1983-06-28 | 1985-01-18 | Sharp Corp | テスト機能付分周回路 |
| JP2515705B2 (ja) | 1986-05-23 | 1996-07-10 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH0719243B2 (ja) | 1988-03-10 | 1995-03-06 | 日本電気株式会社 | マイクロコンピュータ |
| JP2785936B2 (ja) | 1988-04-12 | 1998-08-13 | 日本電気株式会社 | 冗長回路のテスト方法 |
| JPH02135542A (ja) | 1988-11-15 | 1990-05-24 | Sanyo Electric Co Ltd | Ｅｐｒｏｍ内蔵マイクロコンピュータのテスト回路 |
| JPH02300680A (ja) | 1989-05-16 | 1990-12-12 | Seiko Epson Corp | 半導体装置 |
| JPH0367379A (ja) | 1989-08-05 | 1991-03-22 | Mitsubishi Electric Corp | マイクロコンピュータ |
| JPH0427883A (ja) | 1990-05-22 | 1992-01-30 | Matsushita Electron Corp | 集積回路 |
| JPH05302961A (ja) | 1991-03-27 | 1993-11-16 | Nec Corp | Ｌｓｉに於けるテスト信号出力回路 |
| JP2745869B2 (ja) | 1991-07-11 | 1998-04-28 | 日本電気株式会社 | 可変クロック分周回路 |
| JPH0652044A (ja) | 1992-07-29 | 1994-02-25 | Nec Corp | マイクロプロセッサ |
| JPH06111035A (ja) | 1992-09-24 | 1994-04-22 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US5396111A (en) | 1993-03-11 | 1995-03-07 | Data General Corporation | Clocking unit for digital data processing |
| JP3468592B2 (ja) | 1994-08-10 | 2003-11-17 | 富士通株式会社 | クロック信号発生回路 |
| DE69609530T2 (de) | 1995-12-29 | 2001-03-29 | Advanced Micro Devices Inc | Rücksetzschaltung für eine batterie-getriebene integrierte schaltung und verfahren zum rücksetzen dieser integrierten schaltung |
-
1998
- 1998-02-17 JP JP10034971A patent/JPH11231967A/ja active Pending
-
1999
- 1999-02-04 TW TW088101750A patent/TW490778B/zh not_active IP Right Cessation
- 1999-02-10 DE DE19905499A patent/DE19905499A1/de not_active Ceased
- 1999-02-12 US US09/249,103 patent/US6397342B1/en not_active Expired - Fee Related
- 1999-02-13 KR KR1019990005324A patent/KR100323370B1/ko not_active IP Right Cessation
- 1999-02-15 CN CN99102341A patent/CN1233886A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153053A (ja) * | 1989-11-10 | 1991-07-01 | Seiko Instr Inc | ワンチップｃｐｕのテスト回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6397342B1 (en) | 2002-05-28 |
| CN1233886A (zh) | 1999-11-03 |
| DE19905499A1 (de) | 1999-08-19 |
| JPH11231967A (ja) | 1999-08-27 |
| TW490778B (en) | 2002-06-11 |
| KR19990072694A (ko) | 1999-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61191973A (ja) | 試験回路をそなえた半導体集積回路 | |
| US4011516A (en) | Frequency correction arrangement | |
| EP1266235B1 (en) | Controllable and testable oscillator apparatus for an integrated circuit | |
| KR100323370B1 (ko) | 클럭 출력 회로를 갖는 장치 | |
| US6147537A (en) | Reset circuit for flipflop | |
| EP0403047B1 (en) | A frequency divider circuit | |
| JPH1198007A (ja) | 分周回路 | |
| KR100215184B1 (ko) | 집적 회로 장치 | |
| JP2004153536A (ja) | トランシーバモジュール | |
| US4980655A (en) | D type flip-flop oscillator | |
| KR20040027445A (ko) | 전지 충전용 보호 회로 및 전원 장치 | |
| KR100365406B1 (ko) | 액정 디스플레이 컨트롤러의 자동 리셋 회로 | |
| KR100365407B1 (ko) | 리셋 신호 발생 회로를 내장한 액정 디스플레이 제어기 | |
| US20030131275A1 (en) | Microcontroller and system having a clock generator | |
| KR910001379B1 (ko) | 시차를 갖는 전원공급 리세트신호 발생회로 | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JPS63271966A (ja) | 半導体集積回路 | |
| JPH11296400A (ja) | モード設定回路 | |
| JP2578359B2 (ja) | 発振回路 | |
| JPH0158697B2 (ko) | ||
| KR200161966Y1 (ko) | 음향 제어회로 | |
| JPH0222580A (ja) | テスト回路 | |
| KR19990010539A (ko) | 반도체 칩 테스트 방법 및 그 회로 | |
| JPH07198796A (ja) | 半導体集積回路装置 | |
| JPH07244124A (ja) | 集積回路チップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090109 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |