TW490778B - Device with a clock output circuit - Google Patents

Description

490778 五、發明說明（1) 【發明之背景】 發明之領域 本發明係關於一種具有一内部電路與一時計信號產生 電路的裝置，其中，内部電路係用以執行一個預先決定的 處理，並將來自一個輸出端.子之信號輸出至外部，而時計 信號產生電路（例如一振盪電路）係用以產生一時計信號， 並提供產生的時.計信號.至内部電路與其他的電路。 習用技術之描述 傳統上，振盪，電路之測試（例如，一振盪電路之輸出 波形之功率，或振盪之穩定時間的檢查），係依下述方式執 行之。亦即，如圖1所示般，在微電腦1 C設有與輸出端子7 分開之專用的時計信號輸出端子丄2，將來.自振盪電路1 0之 輸出波形提供至微電觸外部，並藉由一種示波器裝置觀察 此波形。其中，微電腦1 有一振盪電路1 Q (包含一反相 器2、回授電阻3、一遲滯反相器4與一振盪器6)與一内部 電路5(包含一CPU、一計時器、一串聯介面電路等）。 又，如圖2所示，C P U 5 a以一種殘如無R 0 Μ模式之測試模式 使CPU 5a勢作，於此模式中，舉例而言，與分_頻；的時計信 號1 1 a之某一個群組同，時傳輸之時計信號5 c，係從一個串 聯介面電路5 b輸出至一微電麗1 C外部。藉由觀察時計信號 以間接地確認一時計信號分頻電路1 ]之動作。 然而，上述的習知技術具有下述的缺點：第一，除了 一個在正常運作期間所使用的绵子之外，尚需要一個專用 的測試.端子；第二，當内部電路運作於作观試時，此種測 490778 五、發明說明（2) 試是更複雜的，此乃因為在内部電路運作時，是需要一個 專用的握令的。 【發明之綜合說明】 本發明之一個目的係提供一種上述型式之裝置，此裝 置不需要一個專用的測試端子，並能以一種簡單方式為時 計信號執行一種測試。 為達成上述目的，本發明之裝置具有：一時計信號輸 出電路，用以接收一測試模式信號，並依據此測試模式信 號，而將一時計信號或來自内部電路之輸出信號輸出至一 個輸、屯端子。

因此，一種專用的測試模式與時計信號輸出電路，能 使不需設置一個專用端子而簡單地為一内部時計信號執行 測試成為可能。 本發明之上述與其他目的、特徵與優點將從以下參考 本發明實施例之附圖的詳細說明而得以更顯清楚。 【圖式之簡單說明】 圖1顯示第一個習知技術之方塊圖； 圖2顯示第二個習知技術之方塊圖； 圖3顯示本發明第一實施例之方塊圖； 圖4顯示第一實施例之運作之時序圖；

圖5顯示本發明第二實施例之方塊圖；以及 圖6顯示第二實施例之運作之時序圖。 【符號之說明】 1A〜微電腦

第6頁 490778 五、發明說明（3) 1 B〜微電腦 2〜反相器 3〜回授電阻 4〜遲滯反相器 5〜内部電路 6〜振盪器 7a-7d〜輸出端子 8〜測試模式信號 9 A〜時計信號輸出電路 9〜時計信號輸出電路 1 0〜振盪電路 1 1〜時計信號分頻電路 【較佳實施例之說明】 圖3顯示出依本發明第一實施例之微電腦1 A裝置。 微電腦1 A裝置包含：一内部電路5，用以執行一個預 先決定的處理；一振盪電路]()，用以產生一時計信號；一 時計信號輸出電路9 A，用以接收一測試模式信號、8，並依 據測試模式信號&，而從一個輸出端子把時計信號或來自 内部電路5之輸出信號輸出到外部；以及其它電路（未顯 示）。 振盪電路1 0包含一反相器2、一回授電陴3與一遲滯反 相器4。一振盪器6係連接於反相器2之輸入端與輸出端之 間。内部電路5包含一CPU、一計時器、一串聯介面電路等 等0

490778 五、發明說明（4) 其次，將參考圖4而說明本實施例之運作。為了確認 來自振盪電路1 0之輸出I形，微電腦1 A係設定成一種測試 模式。這種測試模式會導致測試模式信號L變成I度啟動 狀態。當測試模式信號8變成敢動狀態時，來自振盪電路 1 0灸輸出波形會從輸出端子7輸出。 於此實施例中，藉由使用時計信號輸出電路9A，用以 輸出振盪電路10之輸出波形的端子亦作為内部電路5之輸 出端子7，俾能不需要只為測試而增加一個額外的端子。 又，因為來自振盪電路10之輸出可直接從外部晶片觀察 到，所以内部電路5不需要為測試而運作，從而可簡化測 試。 參考圖5，依本發明第二實施例之微電腦1 B亦包含時 計信號分頻電路1 1 。此時計信號分頻電路1 1係用以接收來 自振盪電路1 0之輸出將計信號，並分別將接收的時計信號 分頻成1 / 2分頻、1 / 4分頻、1 / 8 .分頻以及1 / 1 6分頻，以提 供至内部電路5與時計信號輸出重路9。時計信.號輸出電路 9切換個別的分頻時計信號與一個/具有測試模式信號8之内 部信號，以輸出個別的分頻時計信號至輸出端子7 a到7 d。 吾人應注意到在第二實施例中，輸出端子7 a至7 d之數目與 時計信號輸出電路之構件的群組不限於^個，且視需要， 輸出端子與構件可包含兩個或兩個以上的元件。 因此，來自時計信號分頻電路1 1之時計信號，係直接 地從輸出端子7 a至7 d輸出以觀察其波形，藉以容易地為時 計信號分頻電路1 1執行刿試，而不需要.使内部電路5考

490778

Claims (1)

1. 490778 六、申請專利範圍 1. 一種裝置，包含： 内部電路機構，用以執行一個預先決定的處理，並從 其輸出端子輸出一個信號至外部； 時計信號產生電路機構，用以產生一個時計信號，並 提供產生的時計信號至該内部電路機構與其它的電路機 構；以及 時計信號輸出電路機構’用以接收一個測試模式信 號，並依據此測試模式信號，而將此時計信號或來自該内 部電路機構之輸出信號輸出至輸出端子。 2. 如申請專利範圍第1項之裝置，其中，該裝置係 為一微電腦，該内部電路機構包含至少一 CPU，而且該時 計信號產生電路機構係為一振盪電路。 3. 如申請專利範圍第1項之裝置，其中該裝置係為 一微電腦，該内部電路機構包含至少一CPU，上述輸出端 子之數目係大於或等於η (η是大於或等於2之整數），該時 計信號產生電路機構包含一振盪電路與一時計信號分頻電 路，用以接收來自該振盪電路之輸出時計信號，以將時計 信號分頻成1 / 2分頻，1 / 22分頻，…，1 / 2η分頻，並依測試 模式信號將來自該内部電路機構之η個輸出信號或該時計 信號分頻電路之η個分頻的時計信號輸出。 4. 如申請專利範圍第2項之裝置，其中，該時計信 號輸出電路機構包含： 一第一 AND電路，用以接收來自該振盪電路之輸出時 計信號，以及測試模式信號或其反轉信號：

   第10頁 490778 六、申請專利範圍 一第二AND電路，用以接收來自該内部電路機構之輸 出，以及測試模式信號之反轉信號或其非反轉信號；以及 一 0R電路，用以接收來自該第一與第二AND電路之輸出， 並將此輸出提供至輸出端子。 5. 如申請專利範圍第3項之裝置，其中，該時計信 號產生電路機構包含η個單元電路，各該單元電路具有： 一第一 A N D電路，用以接收該時計信號分頻電路之分 頻的時計信號的其中一個，以及測試模式信號或其反轉信 號；

   一第二AND電路，用以接收來自該内部電路機構之輸 出的其中一個，以及測試模式信號之反轉信號或其非反轉 信號；以及 一 0R電路，用以接收來自第一與第二AND電路之輸 出，並將.一輸出提供至其中一個輸出端子。

   第11頁