JPH0743424A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0743424A JPH0743424A JP5188139A JP18813993A JPH0743424A JP H0743424 A JPH0743424 A JP H0743424A JP 5188139 A JP5188139 A JP 5188139A JP 18813993 A JP18813993 A JP 18813993A JP H0743424 A JPH0743424 A JP H0743424A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- output
- latch element
- ring oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 目視による動作確認を行うことなく、内蔵す
る簡単な回路構成でリング発振器の動作試験を容易に行
い得る半導体装置を得る。 【構成】 リング発振器１から出力されるクロックパル
ス信号をラッチ素子２のＴ端子に接続する。ラッチ２は
外部の半導体試験装置より供給する信号を取り込んで出
力する。さらに、ラッチ素子３において、上記クロック
パルス信号を反転素子４により反転した信号に基づいて
ラッチ素子２の出力信号を取り込み出力することで、外
部の半導体試験装置においてリング発振器１の動作試験
が行える信号を作り出す。
る簡単な回路構成でリング発振器の動作試験を容易に行
い得る半導体装置を得る。 【構成】 リング発振器１から出力されるクロックパル
ス信号をラッチ素子２のＴ端子に接続する。ラッチ２は
外部の半導体試験装置より供給する信号を取り込んで出
力する。さらに、ラッチ素子３において、上記クロック
パルス信号を反転素子４により反転した信号に基づいて
ラッチ素子２の出力信号を取り込み出力することで、外
部の半導体試験装置においてリング発振器１の動作試験
が行える信号を作り出す。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に内蔵さ
れて寿命試験や自己診断回路等に用いられるリング発振
器の動作試験を容易に行うことができるようにするため
の半導体装置に関するものである。
れて寿命試験や自己診断回路等に用いられるリング発振
器の動作試験を容易に行うことができるようにするため
の半導体装置に関するものである。
【０００２】
【従来の技術】従来より、半導体装置にクロックパルス
を発生させるリング発振器を内蔵させることにより、寿
命試験や自己診断等に用いることがある。しかし、電源
電圧の変動や半導体装置の製造工程でのばらつき及び試
験時の温度ばらつき等により、上記クロックパルスの動
作周波数が変わることがよくある。
を発生させるリング発振器を内蔵させることにより、寿
命試験や自己診断等に用いることがある。しかし、電源
電圧の変動や半導体装置の製造工程でのばらつき及び試
験時の温度ばらつき等により、上記クロックパルスの動
作周波数が変わることがよくある。
【０００３】そのため、予め試験時刻を決めて動作試験
を行う半導体試験装置では、上述した変動要素の影響に
より測定が困難であり、従来、変動要素の影響を受けな
い最適な条件下で、半導体装置にプローブを当て波形観
測器を用いて波形観測を行いながら動作試験することが
行われている。
を行う半導体試験装置では、上述した変動要素の影響に
より測定が困難であり、従来、変動要素の影響を受けな
い最適な条件下で、半導体装置にプローブを当て波形観
測器を用いて波形観測を行いながら動作試験することが
行われている。
【０００４】
【発明が解決しようとする課題】しかしながら、波形観
測器で動作確認を行いながら半導体装置の試験を行う場
合には、試験中、必ず目視でその都度動作確認すること
が必要となり、試験時間も増大する。
測器で動作確認を行いながら半導体装置の試験を行う場
合には、試験中、必ず目視でその都度動作確認すること
が必要となり、試験時間も増大する。
【０００５】この発明は、上述した従来例に係る問題点
を解決するためになされたもので、目視による動作確認
を行うことなく、内蔵する簡単な回路構成でリング発振
器の動作試験を容易に行い得る半導体装置を得ることを
目的とする。
を解決するためになされたもので、目視による動作確認
を行うことなく、内蔵する簡単な回路構成でリング発振
器の動作試験を容易に行い得る半導体装置を得ることを
目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置は、クロックパルスを発生するリング発振器を内蔵し
た半導体装置において、上記クロックパルスに基づいて
半導体試験装置からの信号をラッチする第１のラッチ素
子と、上記クロックパルスに基づいて第１のラッチ素子
からのラッチ出力信号をラッチする第２のラッチ素子
と、上記第１または第２のラッチ素子のいずれか一方に
供給するクロックパルスを上記リング発振器からのクロ
ックパルスを反転して与える反転素子とを備え、上記第
２のラッチ素子の出力を上記半導体試験装置に出力する
ことを特徴とするものである。
置は、クロックパルスを発生するリング発振器を内蔵し
た半導体装置において、上記クロックパルスに基づいて
半導体試験装置からの信号をラッチする第１のラッチ素
子と、上記クロックパルスに基づいて第１のラッチ素子
からのラッチ出力信号をラッチする第２のラッチ素子
と、上記第１または第２のラッチ素子のいずれか一方に
供給するクロックパルスを上記リング発振器からのクロ
ックパルスを反転して与える反転素子とを備え、上記第
２のラッチ素子の出力を上記半導体試験装置に出力する
ことを特徴とするものである。
【０００７】
【作用】この発明に係る半導体装置においては、反転素
子により、半導体試験装置からの信号をラッチする第１
のラッチ素子と、第１のラッチ素子からのラッチ出力信
号をラッチする第２のラッチ素子とのいずれか一方に供
給するクロックパルスをリング発振器からのクロックパ
ルスを反転して与え、上記第２のラッチ素子の出力を上
記半導体試験装置に出力することで、外部の半導体試験
装置で上記リング発振器の動作試験が容易に行い得る。
子により、半導体試験装置からの信号をラッチする第１
のラッチ素子と、第１のラッチ素子からのラッチ出力信
号をラッチする第２のラッチ素子とのいずれか一方に供
給するクロックパルスをリング発振器からのクロックパ
ルスを反転して与え、上記第２のラッチ素子の出力を上
記半導体試験装置に出力することで、外部の半導体試験
装置で上記リング発振器の動作試験が容易に行い得る。
【０００８】
実施例１．以下、この発明の実施例１を図面に基づいて
説明する。図１は実施例１に係る半導体装置に内蔵され
る試験回路を示す回路図であり、リング発振器の動作確
認を外部の半導体試験装置で試験できるようにしたもの
である。
説明する。図１は実施例１に係る半導体装置に内蔵され
る試験回路を示す回路図であり、リング発振器の動作確
認を外部の半導体試験装置で試験できるようにしたもの
である。
【０００９】図中、１は半導体装置に内蔵されるリング
発振器、２と３はＴ端子が“Ｈ”状態の時にＤ端子から
の信号を取り込み、Ｔ端子が“Ｌ”状態の時にＤ端子か
らの信号入力を遮断して、“Ｈ”状態の時に取り込んだ
信号を保持するラッチ素子、４は入力信号を反転して出
力する反転素子、５は図示しない半導体試験装置から信
号を受け取る端子、６は半導体装置から上記半導体試験
装置へ信号を伝える端子である。
発振器、２と３はＴ端子が“Ｈ”状態の時にＤ端子から
の信号を取り込み、Ｔ端子が“Ｌ”状態の時にＤ端子か
らの信号入力を遮断して、“Ｈ”状態の時に取り込んだ
信号を保持するラッチ素子、４は入力信号を反転して出
力する反転素子、５は図示しない半導体試験装置から信
号を受け取る端子、６は半導体装置から上記半導体試験
装置へ信号を伝える端子である。
【００１０】次に、上記構成に係る動作について説明す
る。ラッチ素子２は、リング発振器１より出力されるク
ロックパルス信号をＴ端子で受けることにより、Ｔ端子
が“Ｈ”状態の時に、半導体試験装置からの信号を端子
５を経てＤ端子より受け取り保持する。それと同時に、
Ｑ端子より保持した信号を出力する。同様に、他方のラ
ッチ素子３は、上記リング発振器１より出力されるクロ
ックパルス信号を反転素子４で反転した信号をＴ端子で
受けることにより、Ｔ端子が“Ｈ”状態の時に、上記ラ
ッチ素子２より出力された信号をＤ端子より受け取り保
持する。それと同時に、Ｑ端子より保持した信号を端子
６を経て半導体試験装置へ伝える。
る。ラッチ素子２は、リング発振器１より出力されるク
ロックパルス信号をＴ端子で受けることにより、Ｔ端子
が“Ｈ”状態の時に、半導体試験装置からの信号を端子
５を経てＤ端子より受け取り保持する。それと同時に、
Ｑ端子より保持した信号を出力する。同様に、他方のラ
ッチ素子３は、上記リング発振器１より出力されるクロ
ックパルス信号を反転素子４で反転した信号をＴ端子で
受けることにより、Ｔ端子が“Ｈ”状態の時に、上記ラ
ッチ素子２より出力された信号をＤ端子より受け取り保
持する。それと同時に、Ｑ端子より保持した信号を端子
６を経て半導体試験装置へ伝える。
【００１１】図２（ａ）〜（ｅ）は上述した動作に係る
図１の各部波形の一例を示すもので、順次、図１におけ
る端子５ａ、端子１ａ、端子４ａ、端子２ａ、端子３ａ
における信号波形をそれぞれ示しており、端子５ａに半
導体試験装置からの信号が与えられ、端子３ａから上記
半導体試験装置に信号が与えられる。
図１の各部波形の一例を示すもので、順次、図１におけ
る端子５ａ、端子１ａ、端子４ａ、端子２ａ、端子３ａ
における信号波形をそれぞれ示しており、端子５ａに半
導体試験装置からの信号が与えられ、端子３ａから上記
半導体試験装置に信号が与えられる。
【００１２】まず、図２に示す第１周期内での動作説明
をする。リング発振器１を発振させた状態で試験を行う
と、図２（ｂ）に示すリング発振器１の出力が第１周期
で第１番目の“Ｈ”状態の時に、同図（ａ）に示す半導
体試験装置からの信号“Ｈ”をラッチ素子２が取り込
み、ラッチ素子２は図２（ｄ）に示す波形を出力する。
このラッチ素子２は、同図（ｂ）に示すリング発振器１
の出力が第１周期の第２番目や第３番目以後の“Ｈ”状
態においても、毎回同様にして、同図（ａ）に示す半導
体試験装置からの信号“Ｈ”状態を取り込み出力する。
をする。リング発振器１を発振させた状態で試験を行う
と、図２（ｂ）に示すリング発振器１の出力が第１周期
で第１番目の“Ｈ”状態の時に、同図（ａ）に示す半導
体試験装置からの信号“Ｈ”をラッチ素子２が取り込
み、ラッチ素子２は図２（ｄ）に示す波形を出力する。
このラッチ素子２は、同図（ｂ）に示すリング発振器１
の出力が第１周期の第２番目や第３番目以後の“Ｈ”状
態においても、毎回同様にして、同図（ａ）に示す半導
体試験装置からの信号“Ｈ”状態を取り込み出力する。
【００１３】また、同図（ｃ）に示す反転素子４の出力
が第１周期の第１番目の“Ｈ”状態では、同図（ｄ）に
示すラッチ素子２の出力が不定のために、同図（ｅ）に
示すラッチ素子３の出力は不明の信号を保持するが、同
図（ｃ）に示す反転素子４の出力が第１周期の第２番目
の“Ｈ”状態時では、同図（ｄ）に示すラッチ素子２の
出力“Ｈ”を保持し、同図（ｅ）の波形を出力する。
が第１周期の第１番目の“Ｈ”状態では、同図（ｄ）に
示すラッチ素子２の出力が不定のために、同図（ｅ）に
示すラッチ素子３の出力は不明の信号を保持するが、同
図（ｃ）に示す反転素子４の出力が第１周期の第２番目
の“Ｈ”状態時では、同図（ｄ）に示すラッチ素子２の
出力“Ｈ”を保持し、同図（ｅ）の波形を出力する。
【００１４】次に、図２に示す第２周期内での動作説明
をする。リング発振器１を発振させた状態で試験を行う
と、図２（ｂ）に示すリング発振器１の出力が第２周期
の第１番目の“Ｈ”状態の時に、同図（ａ）に示す半導
体試験装置からの信号“Ｌ”をラッチ素子２が取り込
み、ラッチ素子２は同図（ｄ）に示す波形を出力する。
このラッチ素子２は、同図（ｂ）に示すリング発振器１
の出力が第２周期の第２番目や第３番目以後の“Ｈ”状
態時においても、毎回同様にして、同図（ａ）に示す半
導体試験装置からの信号“Ｌ”状態を取り込み出力す
る。
をする。リング発振器１を発振させた状態で試験を行う
と、図２（ｂ）に示すリング発振器１の出力が第２周期
の第１番目の“Ｈ”状態の時に、同図（ａ）に示す半導
体試験装置からの信号“Ｌ”をラッチ素子２が取り込
み、ラッチ素子２は同図（ｄ）に示す波形を出力する。
このラッチ素子２は、同図（ｂ）に示すリング発振器１
の出力が第２周期の第２番目や第３番目以後の“Ｈ”状
態時においても、毎回同様にして、同図（ａ）に示す半
導体試験装置からの信号“Ｌ”状態を取り込み出力す
る。
【００１５】また、同図（ｃ）に示す反転素子４の出力
が第２周期の第１番目の“Ｈ”状態では、同図（ｄ）に
示すラッチ素子２の出力が“Ｈ”信号のため“Ｈ”を保
持し、同図（ｅ）に示すラッチ素子３の出力としては
“Ｈ”が出力されるが、同図（ｃ）に示す反転素子４の
出力が第２周期の第２番目の“Ｈ”状態時では、同図
（ｄ）に示すラッチ素子２の出力“Ｌ”を保持し、同図
（ｅ）の波形を出力する。
が第２周期の第１番目の“Ｈ”状態では、同図（ｄ）に
示すラッチ素子２の出力が“Ｈ”信号のため“Ｈ”を保
持し、同図（ｅ）に示すラッチ素子３の出力としては
“Ｈ”が出力されるが、同図（ｃ）に示す反転素子４の
出力が第２周期の第２番目の“Ｈ”状態時では、同図
（ｄ）に示すラッチ素子２の出力“Ｌ”を保持し、同図
（ｅ）の波形を出力する。
【００１６】上述したようにして動作する図１の構成に
よれば、次のようにしてリング発振器１の動作確認が行
われる。リング発振器１が、図２（ｂ）に示すように、
ある周期を持ったパルスを出力していると、上述したよ
うにして各部端子からの出力波形が送出され、周期内の
定められた時刻において端子５ａと端子３ａの信号状態
が一致するので、リング発振器１が正常に動作している
ことを確認できる。
よれば、次のようにしてリング発振器１の動作確認が行
われる。リング発振器１が、図２（ｂ）に示すように、
ある周期を持ったパルスを出力していると、上述したよ
うにして各部端子からの出力波形が送出され、周期内の
定められた時刻において端子５ａと端子３ａの信号状態
が一致するので、リング発振器１が正常に動作している
ことを確認できる。
【００１７】他方、リング発振器１が動作していない場
合、例えば端子１ａが“Ｈ”固定のとき、ラッチ素子２
は端子５ａの信号を端子２ａに伝えることができるが、
端子４ａが“Ｌ”固定となるので、ラッチ素子３は、端
子２ａの信号を端子３ａに伝えることができなく、端子
５ａと端子３ａの信号状態が一致しなくなる。また、逆
に、端子１ａが“Ｌ”固定のときは、ラッチ素子２は、
端子５ａの信号を端子２ａに伝えることができなくな
る。つまり、端子５ａと端子３ａの信号状態が一致しな
くなり、リング発振器１が正常動作していないことを確
認できる。
合、例えば端子１ａが“Ｈ”固定のとき、ラッチ素子２
は端子５ａの信号を端子２ａに伝えることができるが、
端子４ａが“Ｌ”固定となるので、ラッチ素子３は、端
子２ａの信号を端子３ａに伝えることができなく、端子
５ａと端子３ａの信号状態が一致しなくなる。また、逆
に、端子１ａが“Ｌ”固定のときは、ラッチ素子２は、
端子５ａの信号を端子２ａに伝えることができなくな
る。つまり、端子５ａと端子３ａの信号状態が一致しな
くなり、リング発振器１が正常動作していないことを確
認できる。
【００１８】従って、上記実施例１によれば、リング発
振器１からのクロックパルスに基づいて半導体試験装置
からの信号をラッチ素子２によりラッチし、上記リング
発振器１からのクロックパルスを反転する反転素子４を
介したクロックパルスに基づいて上記ラッチ素子２のラ
ッチ出力をラッチ素子３によりラッチするようにして、
このラッチ素子３の出力を上記半導体試験装置に出力す
ることで、簡単な回路構成によって外部の半導体試験装
置で上記リング発振器の動作試験が容易に行い得ること
ができ、動作試験の容易化と時間短縮が図れる。
振器１からのクロックパルスに基づいて半導体試験装置
からの信号をラッチ素子２によりラッチし、上記リング
発振器１からのクロックパルスを反転する反転素子４を
介したクロックパルスに基づいて上記ラッチ素子２のラ
ッチ出力をラッチ素子３によりラッチするようにして、
このラッチ素子３の出力を上記半導体試験装置に出力す
ることで、簡単な回路構成によって外部の半導体試験装
置で上記リング発振器の動作試験が容易に行い得ること
ができ、動作試験の容易化と時間短縮が図れる。
【００１９】実施例２．図３は実施例２に係る半導体装
置に内蔵される試験回路を示す回路図であり、リング発
振器の動作確認を外部の半導体試験装置で試験できるよ
うにしたものである。
置に内蔵される試験回路を示す回路図であり、リング発
振器の動作確認を外部の半導体試験装置で試験できるよ
うにしたものである。
【００２０】図中、図１と同一符号は同一部分を示し、
１は半導体装置に内蔵されるリング発振器、２と３はＴ
端子が“Ｈ”状態の時にＤ端子からの信号を取り込み、
Ｔ端子が“Ｌ”状態の時にＤ端子からの信号の入力を遮
断して、“Ｈ”状態の時に取り込んだ信号を保持するラ
ッチ素子、４は入力信号を反転して出力する反転素子、
５は図示しない半導体試験装置から信号を受け取る端
子、６は半導体装置から上記半導体試験装置へ信号を伝
える端子であり、図１と異なる点は、図１において、リ
ング発振器１とラッチ素子３のＴ端子との間に設けた反
転素子４を、この図３においては、上記リング発振器１
とラッチ素子２のＴ端子との間に設けるようにした点で
ある。
１は半導体装置に内蔵されるリング発振器、２と３はＴ
端子が“Ｈ”状態の時にＤ端子からの信号を取り込み、
Ｔ端子が“Ｌ”状態の時にＤ端子からの信号の入力を遮
断して、“Ｈ”状態の時に取り込んだ信号を保持するラ
ッチ素子、４は入力信号を反転して出力する反転素子、
５は図示しない半導体試験装置から信号を受け取る端
子、６は半導体装置から上記半導体試験装置へ信号を伝
える端子であり、図１と異なる点は、図１において、リ
ング発振器１とラッチ素子３のＴ端子との間に設けた反
転素子４を、この図３においては、上記リング発振器１
とラッチ素子２のＴ端子との間に設けるようにした点で
ある。
【００２１】次に、上記構成に係る動作について説明す
る。ラッチ素子２は、リング発振器１より出力されるク
ロックパルス信号を反転素子４で反転した信号をＴ端子
に受けることにより、Ｔ端子が“Ｈ”状態の時に、半導
体試験装置からの信号を端子５を経てＤ端子より受け取
り保持する。それと同時に、Ｑ端子より保持した信号を
出力する。同様に、他方のラッチ素子３は、上記リング
発振器１より出力されるクロックパルス信号をＴ端子で
受けることにより、Ｔ端子が“Ｈ”状態の時に、上記ラ
ッチ素子２より出力された信号をＤ端子より受け取り保
持する。それと同時に、Ｑ端子より保持した信号を端子
６を経て半導体試験装置へ伝える。
る。ラッチ素子２は、リング発振器１より出力されるク
ロックパルス信号を反転素子４で反転した信号をＴ端子
に受けることにより、Ｔ端子が“Ｈ”状態の時に、半導
体試験装置からの信号を端子５を経てＤ端子より受け取
り保持する。それと同時に、Ｑ端子より保持した信号を
出力する。同様に、他方のラッチ素子３は、上記リング
発振器１より出力されるクロックパルス信号をＴ端子で
受けることにより、Ｔ端子が“Ｈ”状態の時に、上記ラ
ッチ素子２より出力された信号をＤ端子より受け取り保
持する。それと同時に、Ｑ端子より保持した信号を端子
６を経て半導体試験装置へ伝える。
【００２２】図４（ａ）〜（ｅ）は上述した動作に係る
図３の各部波形の一例を示すもので、順次、図３におけ
る端子５ａ、端子１ａ、端子４ａ、端子２ａ、端子３ａ
における信号波形をそれぞれ示しており、端子５ａに半
導体試験装置からの信号が与えられ、端子３ａから上記
半導体試験装置に信号が与えられる。
図３の各部波形の一例を示すもので、順次、図３におけ
る端子５ａ、端子１ａ、端子４ａ、端子２ａ、端子３ａ
における信号波形をそれぞれ示しており、端子５ａに半
導体試験装置からの信号が与えられ、端子３ａから上記
半導体試験装置に信号が与えられる。
【００２３】まず、図４に示す第１周期内での動作説明
をする。リング発振器１を発振させた状態で試験を行う
と、図４（ｃ）に示す反転素子４の出力が第１周期で第
１番目の“Ｈ”状態の時に、同図（ａ）に示す半導体試
験装置からの信号“Ｈ”をラッチ素子２が取り込み、ラ
ッチ素子２は図２（ｄ）に示す波形を出力する。このラ
ッチ素子２は、同図（ｃ）に示す反転素子４の出力が第
１周期の第２番目や第３番目以後の“Ｈ”状態において
も、毎回同様にして、同図（ａ）に示す半導体試験装置
からの信号“Ｈ”状態を取り込み出力する。
をする。リング発振器１を発振させた状態で試験を行う
と、図４（ｃ）に示す反転素子４の出力が第１周期で第
１番目の“Ｈ”状態の時に、同図（ａ）に示す半導体試
験装置からの信号“Ｈ”をラッチ素子２が取り込み、ラ
ッチ素子２は図２（ｄ）に示す波形を出力する。このラ
ッチ素子２は、同図（ｃ）に示す反転素子４の出力が第
１周期の第２番目や第３番目以後の“Ｈ”状態において
も、毎回同様にして、同図（ａ）に示す半導体試験装置
からの信号“Ｈ”状態を取り込み出力する。
【００２４】また、同図（ｂ）に示すリング発振器１の
出力が第１周期の第１番目の“Ｌ”状態では、同図
（ｅ）に示すラッチ素子３の出力が不定のために不明の
信号を保持するが、同図（ｂ）に示すリング発振器１の
出力が第１周期の第１番目の“Ｈ”状態では、同図
（ｄ）に示すラッチ素子２の出力が“Ｈ”を保持し、同
図（ｅ）の波形を出力する。
出力が第１周期の第１番目の“Ｌ”状態では、同図
（ｅ）に示すラッチ素子３の出力が不定のために不明の
信号を保持するが、同図（ｂ）に示すリング発振器１の
出力が第１周期の第１番目の“Ｈ”状態では、同図
（ｄ）に示すラッチ素子２の出力が“Ｈ”を保持し、同
図（ｅ）の波形を出力する。
【００２５】次に、図４に示す第２周期内での動作説明
をする。リング発振器１を発振させた状態で試験を行う
と、図４（ｃ）に示す反転素子４の出力が第２周期の第
１番目の“Ｈ”状態の時に、同図（ａ）に示す半導体試
験装置からの信号“Ｌ”をラッチ素子２が取り込み、ラ
ッチ素子２は同図（ｄ）に示す波形を出力する。このラ
ッチ素子２は、同図（ｂ）に示すリング発振器１の出力
が第２周期の第２番目や第３番目以後の“Ｈ”状態時に
おいても、毎回同様にして、同図（ａ）に示す半導体試
験装置からの信号“Ｌ”状態を取り込み出力する。
をする。リング発振器１を発振させた状態で試験を行う
と、図４（ｃ）に示す反転素子４の出力が第２周期の第
１番目の“Ｈ”状態の時に、同図（ａ）に示す半導体試
験装置からの信号“Ｌ”をラッチ素子２が取り込み、ラ
ッチ素子２は同図（ｄ）に示す波形を出力する。このラ
ッチ素子２は、同図（ｂ）に示すリング発振器１の出力
が第２周期の第２番目や第３番目以後の“Ｈ”状態時に
おいても、毎回同様にして、同図（ａ）に示す半導体試
験装置からの信号“Ｌ”状態を取り込み出力する。
【００２６】また、同図（ｂ）に示すリング発振器１の
出力が第２周期の第１番目の“Ｈ”状態では、同図
（ｄ）に示すラッチ素子２の出力が“Ｌ”を保持し、同
図（ｅ）に示すラッチ素子３の出力としては“Ｈ”が出
力されるが、同図（ｃ）に示す反転素子４の出力が第２
周期の第２番目の“Ｈ”状態時では、同図（ｄ）に示す
ラッチ素子２は“Ｌ”を保持し、同図（ｅ）の波形を出
力する。
出力が第２周期の第１番目の“Ｈ”状態では、同図
（ｄ）に示すラッチ素子２の出力が“Ｌ”を保持し、同
図（ｅ）に示すラッチ素子３の出力としては“Ｈ”が出
力されるが、同図（ｃ）に示す反転素子４の出力が第２
周期の第２番目の“Ｈ”状態時では、同図（ｄ）に示す
ラッチ素子２は“Ｌ”を保持し、同図（ｅ）の波形を出
力する。
【００２７】上述したようにして動作する図１の構成に
よれば、次のようにしてリング発振器１の動作確認が行
われる。リング発振器１が、図４（ｂ）に示すように、
ある周期を持ったパルスを出力していると、上述したよ
うにして各部端子からの出力波形が送出され、周期内の
定められた時刻において端子５ａと端子３ａの信号状態
が一致するので、リング発振器１が正常に動作している
ことを確認できる。
よれば、次のようにしてリング発振器１の動作確認が行
われる。リング発振器１が、図４（ｂ）に示すように、
ある周期を持ったパルスを出力していると、上述したよ
うにして各部端子からの出力波形が送出され、周期内の
定められた時刻において端子５ａと端子３ａの信号状態
が一致するので、リング発振器１が正常に動作している
ことを確認できる。
【００２８】他方、リング発振器１が動作していない場
合、例えば端子１ａが“Ｌ”固定のとき、ラッチ素子２
は端子５ａの信号を端子２ａに伝えることができるが、
端子１ａが“Ｌ”固定となるので、ラッチ素子３は、端
子２ａの信号を端子３ａに伝えることができなく、端子
５ａと端子３ａの信号状態が一致しなくなる。また、逆
に、端子１ａが“Ｈ”固定のときは、ラッチ素子２は、
端子５ａの信号を端子２ａに伝えることができなくな
る。つまり、端子５ａと端子３ａの信号状態が一致しな
くなり、リング発振器１が正常動作していないことを確
認できる。
合、例えば端子１ａが“Ｌ”固定のとき、ラッチ素子２
は端子５ａの信号を端子２ａに伝えることができるが、
端子１ａが“Ｌ”固定となるので、ラッチ素子３は、端
子２ａの信号を端子３ａに伝えることができなく、端子
５ａと端子３ａの信号状態が一致しなくなる。また、逆
に、端子１ａが“Ｈ”固定のときは、ラッチ素子２は、
端子５ａの信号を端子２ａに伝えることができなくな
る。つまり、端子５ａと端子３ａの信号状態が一致しな
くなり、リング発振器１が正常動作していないことを確
認できる。
【００２９】従って、上記実施例２によれば、リング発
振器１からのクロックパルスを反転する反転素子４を介
したクロックパルスに基づいて半導体試験装置からの信
号をラッチ素子２によりラッチし、上記リング発振器１
からのクロックパルスに基づいて上記ラッチ素子２のラ
ッチ出力をラッチ素子３によりラッチするようにして、
このラッチ素子３の出力を上記半導体試験装置に出力す
ることで、簡単な回路構成によって外部の半導体試験装
置で上記リング発振器の動作試験が容易に行い得ること
ができ、動作試験の容易化と時間短縮が図れる。
振器１からのクロックパルスを反転する反転素子４を介
したクロックパルスに基づいて半導体試験装置からの信
号をラッチ素子２によりラッチし、上記リング発振器１
からのクロックパルスに基づいて上記ラッチ素子２のラ
ッチ出力をラッチ素子３によりラッチするようにして、
このラッチ素子３の出力を上記半導体試験装置に出力す
ることで、簡単な回路構成によって外部の半導体試験装
置で上記リング発振器の動作試験が容易に行い得ること
ができ、動作試験の容易化と時間短縮が図れる。
【００３０】
【発明の効果】以上のように、この発明に係る半導体装
置によれば、リング発振器からのクロックパルスに基づ
いて半導体試験装置からの信号をラッチする第１のラッ
チ素子と、上記クロックパルスに基づいて第１のラッチ
素子からのラッチ出力信号をラッチする第２のラッチ素
子と、上記第１または第２のラッチ素子のいずれか一方
に供給するクロックパルスを上記リング発振器からのク
ロックパルスを反転して与える反転素子とを備え、上記
第２のラッチ素子の出力を上記半導体試験装置に出力す
るようにしたので、簡単な回路構成によって外部の半導
体試験装置で上記リング発振器の動作試験が容易に行い
得ることができると共に、動作試験の容易化と時間短縮
が図れるという効果を奏する。
置によれば、リング発振器からのクロックパルスに基づ
いて半導体試験装置からの信号をラッチする第１のラッ
チ素子と、上記クロックパルスに基づいて第１のラッチ
素子からのラッチ出力信号をラッチする第２のラッチ素
子と、上記第１または第２のラッチ素子のいずれか一方
に供給するクロックパルスを上記リング発振器からのク
ロックパルスを反転して与える反転素子とを備え、上記
第２のラッチ素子の出力を上記半導体試験装置に出力す
るようにしたので、簡単な回路構成によって外部の半導
体試験装置で上記リング発振器の動作試験が容易に行い
得ることができると共に、動作試験の容易化と時間短縮
が図れるという効果を奏する。
【図１】この発明の実施例１に係る半導体装置の部分構
成を示す回路図である。
成を示す回路図である。
【図２】図１の各部端子における信号波形の一例を示す
波形図である。
波形図である。
【図３】この発明の実施例２に係る半導体装置の部分構
成を示す回路図である。
成を示す回路図である。
【図４】図３の各部端子における信号波形の一例を示す
波形図である。
波形図である。
１ リング発振器 ２ ラッチ素子 ３ ラッチ素子 ４ 反転素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 増田 康浩 伊丹市東野四丁目61番５号 三菱電機エン ジニアリング株式会社エル・エス・アイ設 計センター内
Claims (1)
- 【請求項１】 クロックパルスを発生するリング発振器
を内蔵した半導体装置において、上記クロックパルスに
基づいて半導体試験装置からの信号をラッチする第１の
ラッチ素子と、上記クロックパルスに基づいて第１のラ
ッチ素子からのラッチ出力信号をラッチする第２のラッ
チ素子と、上記第１または第２のラッチ素子のいずれか
一方に供給するクロックパルスを上記リング発振器から
のクロックパルスを反転して与える反転素子とを備え、
上記第２のラッチ素子の出力を上記半導体試験装置に出
力することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5188139A JPH0743424A (ja) | 1993-07-29 | 1993-07-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5188139A JPH0743424A (ja) | 1993-07-29 | 1993-07-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0743424A true JPH0743424A (ja) | 1995-02-14 |
Family
ID=16218431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5188139A Pending JPH0743424A (ja) | 1993-07-29 | 1993-07-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0743424A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218793B1 (en) | 1998-08-28 | 2001-04-17 | Bando Kiko Co., Ltd. | Plate glass snapping machine |
| GB2450313A (en) * | 2006-05-22 | 2008-12-24 | Siano Mobile Silicon Ltd | Ring oscillator clock |
-
1993
- 1993-07-29 JP JP5188139A patent/JPH0743424A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218793B1 (en) | 1998-08-28 | 2001-04-17 | Bando Kiko Co., Ltd. | Plate glass snapping machine |
| GB2450313A (en) * | 2006-05-22 | 2008-12-24 | Siano Mobile Silicon Ltd | Ring oscillator clock |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0481147B2 (ja) | ||
| JPH0212076A (ja) | Ａ／ｄ変換器試験装置 | |
| US20030048142A1 (en) | Controllable and testable oscillator apparatus for an integrated circuit | |
| JPH0743424A (ja) | 半導体装置 | |
| JP2009156580A (ja) | 入力容量測定回路 | |
| TW490778B (en) | Device with a clock output circuit | |
| JP2006337128A (ja) | 半導体内部信号観測装置 | |
| KR960006203Y1 (ko) | 집적소자테스터의 측정신호 발생회로 | |
| US20020000827A1 (en) | Semiconductor integrated circuit device | |
| JPH1123660A (ja) | 集積回路のテスト容易化回路 | |
| JPS588778B2 (ja) | 電気パルス抽出回路 | |
| KR100388224B1 (ko) | 아날로그-디지털컨버터테스트장치 | |
| JP2002048843A (ja) | Ｌｖｄｓレシーバ内蔵集積回路のテスト方法、その検査回路およびそのテスト装置 | |
| JP2743864B2 (ja) | 半導体集積回路及びそのテスト方法 | |
| JPH0483184A (ja) | 半導体集積回路 | |
| JPS59154367A (ja) | 遅延量測定装置 | |
| JP2854718B2 (ja) | 電磁流量計 | |
| JP2002311103A (ja) | 試験用コネクタを備えた電子回路ユニット | |
| JPH0526966A (ja) | 電子回路パツケージ試験治具 | |
| JPS6222432B2 (ja) | ||
| JP2004219336A (ja) | 半導体装置 | |
| JPS5879172A (ja) | 電子時計用集積回路 | |
| JPH10239407A (ja) | Ｉｃ測定方法およびその装置 | |
| JPS63165775A (ja) | 電子回路の動作試験方法 | |
| JP2003075512A (ja) | テスト用半導体装置の動作確認方法 |