JPS59154367A - 遅延量測定装置 - Google Patents
遅延量測定装置Info
- Publication number
- JPS59154367A JPS59154367A JP2878183A JP2878183A JPS59154367A JP S59154367 A JPS59154367 A JP S59154367A JP 2878183 A JP2878183 A JP 2878183A JP 2878183 A JP2878183 A JP 2878183A JP S59154367 A JPS59154367 A JP S59154367A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- delay
- delay quantity
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ディジタル回路における信号伝播の遅延量
を測定する遅延量測定装置に関するものでおろう 第１図は従来の装置の一例を示すブロック図で、（１）
は被測定（ロ）路、（ｌａ）ｉｔ信号入力端子、（］ｂ
）は信号出力端子で、端子（１ａ）に入力した信号が端
子（１ｂ）に現われるまでの伝播遅延時間が測定される
。
を測定する遅延量測定装置に関するものでおろう 第１図は従来の装置の一例を示すブロック図で、（１）
は被測定（ロ）路、（ｌａ）ｉｔ信号入力端子、（］ｂ
）は信号出力端子で、端子（１ａ）に入力した信号が端
子（１ｂ）に現われるまでの伝播遅延時間が測定される
。
（１２）はクロックジェネレータ、（１３）は２現象オ
シロヌコーブである。オシロスコープ（１３） Ｋよっ
て入力端子（１ａ）の信号波形と出力端子（１ｂ）の信
号波形とが同時に観測できるので、オシロスリーブの目
盛から遅延量を読取ることがでさる。
シロヌコーブである。オシロスコープ（１３） Ｋよっ
て入力端子（１ａ）の信号波形と出力端子（１ｂ）の信
号波形とが同時に観測できるので、オシロスリーブの目
盛から遅延量を読取ることがでさる。
第２図は従来の装置の他の例Ｖこおける信号波形を示す
波形図で、第２図（ａ）は入力端子（１ａ）に加える階
段状信号、同図（ｂ）は出力端子（１ｂ）に現れる信号
波計、同図（ｃ）ＵΔを間隔のサンプリングパルスで牙
２図（ｂ）に示す波形をサンプルした場合の・出力論理
である。この場合の測定装置はザンプリングパルスの発
生回路と階段状波形の発生回路とを備え、第２図（ａ）
に示す波形の信号を入力端子（１ａ）に加え、これに同
期して出力端子（１ｂ）からの信号のサンプリングを開
始し、最初に論理「１」の出力を得る壕での論理「０」
の出力の数’ｆＮとすれば被測定回路の遅延量はＮ・Δ
ｔで与えられろう従来の装置は以上のように構成されて
いるので、第１図の場合は高価な２現象オシロスコープ
を必委とし、かつ測定の為に相当な時間を必要とすると
いう欠点があり、第２図の場合はΔｔを充分に小さくす
ることができないため、測定精度が充分でないという欠
点があった。
波形図で、第２図（ａ）は入力端子（１ａ）に加える階
段状信号、同図（ｂ）は出力端子（１ｂ）に現れる信号
波計、同図（ｃ）ＵΔを間隔のサンプリングパルスで牙
２図（ｂ）に示す波形をサンプルした場合の・出力論理
である。この場合の測定装置はザンプリングパルスの発
生回路と階段状波形の発生回路とを備え、第２図（ａ）
に示す波形の信号を入力端子（１ａ）に加え、これに同
期して出力端子（１ｂ）からの信号のサンプリングを開
始し、最初に論理「１」の出力を得る壕での論理「０」
の出力の数’ｆＮとすれば被測定回路の遅延量はＮ・Δ
ｔで与えられろう従来の装置は以上のように構成されて
いるので、第１図の場合は高価な２現象オシロスコープ
を必委とし、かつ測定の為に相当な時間を必要とすると
いう欠点があり、第２図の場合はΔｔを充分に小さくす
ることができないため、測定精度が充分でないという欠
点があった。
この発明は、従来の装置における上述の欠点を除去する
ためになされたもので、この発明ではリング発振回路の
原理を用い、被測定回路と測定装置内の回路とによって
リング発振回路を構成させ、その発振周波数を測定する
ことによって、発振回路の遅延量を算出し、測定装置内
だけでの遅延量を測定して校正することにより、被測定
回路の遅延量を算出するものである。
ためになされたもので、この発明ではリング発振回路の
原理を用い、被測定回路と測定装置内の回路とによって
リング発振回路を構成させ、その発振周波数を測定する
ことによって、発振回路の遅延量を算出し、測定装置内
だけでの遅延量を測定して校正することにより、被測定
回路の遅延量を算出するものである。
以下、図面についてこの発明の詳細な説明する。第３図
はリング発振回路の原理を示すブロック図で、（１４）
は遅延回路、（１５） Ｕ反転ゲートである。遅延回路
（１４）による遅延をｔ１２反転ゲー） （１５）の遅
延をｔ２とすれば第３図の回路はＴ＝２Ｘ（ｔ、＋ｔ２
）で定められる周期（周波数ｆはｆ ＝ １．’ｒ ）
で発振することはよく知られている。但しゲート（１５
） ｆｉ遅延回路（１４）の損失を補償するに足る利得
を持っていなけれはならぬことは申す１でもない。
はリング発振回路の原理を示すブロック図で、（１４）
は遅延回路、（１５） Ｕ反転ゲートである。遅延回路
（１４）による遅延をｔ１２反転ゲー） （１５）の遅
延をｔ２とすれば第３図の回路はＴ＝２Ｘ（ｔ、＋ｔ２
）で定められる周期（周波数ｆはｆ ＝ １．’ｒ ）
で発振することはよく知られている。但しゲート（１５
） ｆｉ遅延回路（１４）の損失を補償するに足る利得
を持っていなけれはならぬことは申す１でもない。
第４図はこの発明の一実施例を示す接続図で、第１図と
同一符号は同一部分を示し、（２）は信号をピックアッ
プするプローブ、＋３１ｔｊ：アンドゲート、（４１社
エクスクルーシブオアゲー）、＋５１Ｕ周波数カウンタ
、（６１、（８ａ）、（８ｂ）、（９１Ｕそれぞれスイ
ッチ、（７ａ）は遅延量が既知の遅延素子、（７ｂ）は
遅延量が００短絡線、側は信号出力線でその端を仮に第
２の端子と称し、これに対しプローブ（２１の端を第１
の端子と称することにする。旧）ハイ目号入力線である
。
同一符号は同一部分を示し、（２）は信号をピックアッ
プするプローブ、＋３１ｔｊ：アンドゲート、（４１社
エクスクルーシブオアゲー）、＋５１Ｕ周波数カウンタ
、（６１、（８ａ）、（８ｂ）、（９１Ｕそれぞれスイ
ッチ、（７ａ）は遅延量が既知の遅延素子、（７ｂ）は
遅延量が００短絡線、側は信号出力線でその端を仮に第
２の端子と称し、これに対しプローブ（２１の端を第１
の端子と称することにする。旧）ハイ目号入力線である
。
エクスクルーシダオアゲー） ＋４１ Ｕスイッチ（６
）に論理「０」又は「１」のいずれの論理の信号を加え
るかによって、（８ｂ）から入力した信号の論理をその
１筐出力し又はこれを反転して出力する。第４図に示す
例のとおｐ、被測定回路内には反転ゲートが何段か含ま
れているので、エクスクル−シブオアゲート（４）は発
振回路内の反転ゲートの縦続数が奇数個になるように制
御されろう ＋３ｌ−）（１１１−） （８ｂ） −＋ （７ｂ、）
−＋ （８ｂ）−＋［４１−＋１１０１−）＋３１で
ループを構成して発振させると、その周波数から測定装
置内（３）→Ｕυ−＋ （８ａ） −＋ （７ｂ） →
（８ｂ）−＋ ＋４１−＋（１０）の回路の遅延量τ。
）に論理「０」又は「１」のいずれの論理の信号を加え
るかによって、（８ｂ）から入力した信号の論理をその
１筐出力し又はこれを反転して出力する。第４図に示す
例のとおｐ、被測定回路内には反転ゲートが何段か含ま
れているので、エクスクル−シブオアゲート（４）は発
振回路内の反転ゲートの縦続数が奇数個になるように制
御されろう ＋３ｌ−）（１１１−） （８ｂ） −＋ （７ｂ、）
−＋ （８ｂ）−＋［４１−＋１１０１−）＋３１で
ループを構成して発振させると、その周波数から測定装
置内（３）→Ｕυ−＋ （８ａ） −＋ （７ｂ） →
（８ｂ）−＋ ＋４１−＋（１０）の回路の遅延量τ。
１ｃ算出することができる。また、＋３ｌ −＋ ｕυ
−＋ （８ａ）−＋ （７Ｂ）−＋ （８ｂ） −＋（
４１→（１０）−＋（３）でループを構成して発振させ
ると、その周波数から遅延量τ ；τ ＋τ を算出す
ることができる。
−＋ （８ａ）−＋ （７Ｂ）−＋ （８ｂ） −＋（
４１→（１０）−＋（３）でループを構成して発振させ
ると、その周波数から遅延量τ ；τ ＋τ を算出す
ることができる。
ｌ ｏ ｃ
但しτｃケよ遅延素子（７ａ）の既知の遅延量である。
τ０ が小さいためその測定が困難な場合はτｃｒ挿入
してτ１＝τ０＋τＣを測定するのである。以上は、測
定装置内での遅延量を校正するための測定方法でおる。
してτ１＝τ０＋τＣを測定するのである。以上は、測
定装置内での遅延量を校正するための測定方法でおる。
次に＋３１−＋ｕｌｌ−＋ （８ａ、） −＋ （７ｂ
） −＋ （８ｂ） −＋ｔ４１＋ＬＩＵＩ−＋（１ａ
）→（１ｂ）→（３）でループを構成して発振させると
、その周波数から遅延量τよ＝τ工＋τ０を得るっτ
は（１ａ）→（１ｂ）の間の遅延量であろう又は（３；
→０υ−＋ （８ａ） −＋ （７Ｂ） −＋ （８ｂ
） −＋ ＋４１−＋ （１（１−＋ （Ｉａ）−＋（
１ｂ）→（３１でループを構成して発振させると、その
周波数から遅延、量τｂ＝τ工＋τ１を得る。
） −＋ （８ｂ） −＋ｔ４１＋ＬＩＵＩ−＋（１ａ
）→（１ｂ）→（３）でループを構成して発振させると
、その周波数から遅延量τよ＝τ工＋τ０を得るっτ
は（１ａ）→（１ｂ）の間の遅延量であろう又は（３；
→０υ−＋ （８ａ） −＋ （７Ｂ） −＋ （８ｂ
） −＋ ＋４１−＋ （１（１−＋ （Ｉａ）−＋（
１ｂ）→（３１でループを構成して発振させると、その
周波数から遅延、量τｂ＝τ工＋τ１を得る。
したがってτ８＝τ８−τ。＝τｂ−τ□から被測定回
路の遅延量τ １ｃ算出することができる。周波数カウ
ンタ（５）によって発振周波数番直読することができる
つ アンドゲート（３１は被測定回路に対する測定装置の影
響を遮断するために用いられ、もし、発振が不安定にな
ったような場合はスイッチＦ９＋から論理「０」の信号
金入力すれはアンドゲート（３）からの入力信号が入力
線ｔｔｎに入力しないように制御して発振のループを切
断することができる。したがって、アンドゲート（３）
はこの発明に必須な構成要素ではない。さらに、遅延素
子（Ｖ＆） ’ｃ省略してスイッチ（８ａ、ｌ （８ｂ
）ｋ省略し、或は、遅延素子（７ａ）を固定的に挿入し
て短絡線（７ｂ）とスイッチ（８ａ）。
路の遅延量τ １ｃ算出することができる。周波数カウ
ンタ（５）によって発振周波数番直読することができる
つ アンドゲート（３１は被測定回路に対する測定装置の影
響を遮断するために用いられ、もし、発振が不安定にな
ったような場合はスイッチＦ９＋から論理「０」の信号
金入力すれはアンドゲート（３）からの入力信号が入力
線ｔｔｎに入力しないように制御して発振のループを切
断することができる。したがって、アンドゲート（３）
はこの発明に必須な構成要素ではない。さらに、遅延素
子（Ｖ＆） ’ｃ省略してスイッチ（８ａ、ｌ （８ｂ
）ｋ省略し、或は、遅延素子（７ａ）を固定的に挿入し
て短絡線（７ｂ）とスイッチ（８ａ）。
（８ｂ）を省略することもできる。
第５図はこの発明の他の実施例を示す接続図で、第４図
と同一符号は同−又は相当部分を示し、（３）は反転出
力端子と非反転出力端子を備えた緩衝増幅器であ！ｌ）
、（１１ａ）、（１１１はそれぞれ信号線である。（
６ａ）、（６ｂ）のスイッチで増幅器（３）の反転出力
を用いるか非反転出力音用いるかの切換ができるので第
４図のエクスクル−シブオアゲート＋４１ 全省略する
ことができるう 第６図はこの発明の史に他の実施例を示す接続図で、第
４図と同一符号は同−又は相当部分を示し、αつは電子
計算機又はディジタル演算回路であり、０３）は表示器
であろう 第４図のアンドゲート（３）に相当する部分が緩衝増幅
器（３ａ）とアンドゲート（３りがら構成され、第４図
ノスイッチ１６１ 、 （８ａ）、 （８ｂ） 、 （
９１ＵｔＵ子計算機α埠から電子的に制御される電子ス
イッチに置換され、かつ演算結果のτ の値が表示器（
［３１に表示される場合を示す。また（１４は周波数カ
ウンタ（５）に対するリセッｌ−４８号の伝送線である
。
と同一符号は同−又は相当部分を示し、（３）は反転出
力端子と非反転出力端子を備えた緩衝増幅器であ！ｌ）
、（１１ａ）、（１１１はそれぞれ信号線である。（
６ａ）、（６ｂ）のスイッチで増幅器（３）の反転出力
を用いるか非反転出力音用いるかの切換ができるので第
４図のエクスクル−シブオアゲート＋４１ 全省略する
ことができるう 第６図はこの発明の史に他の実施例を示す接続図で、第
４図と同一符号は同−又は相当部分を示し、αつは電子
計算機又はディジタル演算回路であり、０３）は表示器
であろう 第４図のアンドゲート（３）に相当する部分が緩衝増幅
器（３ａ）とアンドゲート（３りがら構成され、第４図
ノスイッチ１６１ 、 （８ａ）、 （８ｂ） 、 （
９１ＵｔＵ子計算機α埠から電子的に制御される電子ス
イッチに置換され、かつ演算結果のτ の値が表示器（
［３１に表示される場合を示す。また（１４は周波数カ
ウンタ（５）に対するリセッｌ−４８号の伝送線である
。
以上のようにこの発明によれば、簡単な装置で被測定回
路の遅延鍬を精密に測定することができ、かつ測定が容
易であって何等の調整作業全必要とせず、しかも測定デ
ータの各周波数の値及び測定結果を容易に表示すること
ができ、測定結果がディジタル信号で表現されるため、
其後のデータ処理とそのデータ処理結果による制御が容
易である等の効果が得られる。
路の遅延鍬を精密に測定することができ、かつ測定が容
易であって何等の調整作業全必要とせず、しかも測定デ
ータの各周波数の値及び測定結果を容易に表示すること
ができ、測定結果がディジタル信号で表現されるため、
其後のデータ処理とそのデータ処理結果による制御が容
易である等の効果が得られる。
第１図は従来の装置の一例を示すブロック図、第２図は
従来の装置の他の例における信号波形を示す波形図、第
３図はこの発明の原理金示すブロック図、第４図はこの
発明の一実施例を示す接続図、第５図４この発明の他の
実施例を示す接続図、第６図はこの発明の更に他の実施
例を示す接続図である。 （１）・・・被測定回路、（１ａ）・・−・・被測定回
路の信号入力端子、（１ｂ）・・−・・被測定回路の信
号出力端子、（２；・・・信号をピックアップする第１
の端子金有するプローブ、（４）・・・エクスクル−シ
ブオアゲート、（５）・・・周波数カウンタ、１１０１
・・・被測定回路へ信号を出力する第２の端子を有する
信号出力線っなお、図中同一符号は同−又は相当部分ケ
示す。 代理人 葛 野 信 − −３７： 第２図 第３図 （］旨［１ 第４図 第５図 手続補 正 書 （自発） 、発明の名称 遅延量測定装置 補正をする者 事件との関係 特許出願人 代表者片１１ｊ仁八部 代理人 「信号波形」と訂正する。 （２）同書第５頁第８行目ｒ （１１）→（８ｂ）→
（７ｂ）Ｊとあるを’ （１１） 、→（８ａ） −
＋（７ｂ）Ｊと訂正する。 （３）第６図を添付図面のとおり訂正する。 ７、添付書類の目録 （］）訂正した第６図 ・・・・・・・・・・・・・・
・・・・・・・ １通。 （以上） −３′
従来の装置の他の例における信号波形を示す波形図、第
３図はこの発明の原理金示すブロック図、第４図はこの
発明の一実施例を示す接続図、第５図４この発明の他の
実施例を示す接続図、第６図はこの発明の更に他の実施
例を示す接続図である。 （１）・・・被測定回路、（１ａ）・・−・・被測定回
路の信号入力端子、（１ｂ）・・−・・被測定回路の信
号出力端子、（２；・・・信号をピックアップする第１
の端子金有するプローブ、（４）・・・エクスクル−シ
ブオアゲート、（５）・・・周波数カウンタ、１１０１
・・・被測定回路へ信号を出力する第２の端子を有する
信号出力線っなお、図中同一符号は同−又は相当部分ケ
示す。 代理人 葛 野 信 − −３７： 第２図 第３図 （］旨［１ 第４図 第５図 手続補 正 書 （自発） 、発明の名称 遅延量測定装置 補正をする者 事件との関係 特許出願人 代表者片１１ｊ仁八部 代理人 「信号波形」と訂正する。 （２）同書第５頁第８行目ｒ （１１）→（８ｂ）→
（７ｂ）Ｊとあるを’ （１１） 、→（８ａ） −
＋（７ｂ）Ｊと訂正する。 （３）第６図を添付図面のとおり訂正する。 ７、添付書類の目録 （］）訂正した第６図 ・・・・・・・・・・・・・・
・・・・・・・ １通。 （以上） −３′
Claims (1)
- ディジタル回路における信号の遅延を測定するための遅
延量測定装置において、被測定回路から信号をピックア
ップする第１の端子と、この第１の端子からの信号をそ
のままの論理又は反転した論理のうちのいずれか選択し
た論理で出力するゲート回路と、このゲート回路の１ｇ
号を被測定回路へ出力する第２の端子と、この第２の端
子ケ上記被測定・回路の信号入力端子に接続し上記第１
の端子を上記被測定回路の信号出力端子に接続したとき
の発振周波数を測定することによって、上記被測定回路
の遅延量と測定装置内の遅延量との合計値を算出する手
段と、上記第１の端子と上記第２の端子とを直接接続し
たときの発振周波数全測定することによって、上記測定
装置内の遅延量？算出する手段とを備えたことを％徴と
する遅延量測定装置っ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2878183A JPS59154367A (ja) | 1983-02-23 | 1983-02-23 | 遅延量測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2878183A JPS59154367A (ja) | 1983-02-23 | 1983-02-23 | 遅延量測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59154367A true JPS59154367A (ja) | 1984-09-03 |
Family
ID=12257949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2878183A Pending JPS59154367A (ja) | 1983-02-23 | 1983-02-23 | 遅延量測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59154367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310471U (ja) * | 1986-07-07 | 1988-01-23 |
-
1983
- 1983-02-23 JP JP2878183A patent/JPS59154367A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310471U (ja) * | 1986-07-07 | 1988-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900014984A (ko) | 2개 비동기 클럭신호간의 시간지연의 출력신호표시를 제공하는 회로소자와 방법 | |
| JPH01259274A (ja) | 集積回路の試験方式 | |
| JP3196254B2 (ja) | 微小時間計測方法及び微小時間計測装置 | |
| JPS59154367A (ja) | 遅延量測定装置 | |
| JPH04239816A (ja) | 双方向入出力信号分離回路 | |
| JP3039423B2 (ja) | 半導体集積回路装置 | |
| JP2007093476A (ja) | 半導体集積回路 | |
| JPS6139619A (ja) | クロツクパルス分配回路 | |
| SU711679A2 (ru) | Устройство дл формировани импульсов разностной частоты | |
| KR920005922B1 (ko) | 다이얼펄스 측정회로 | |
| JPS588778B2 (ja) | 電気パルス抽出回路 | |
| US6748205B1 (en) | Integrated circuit | |
| KR930003179Y1 (ko) | 직류출력 테스트 회로 | |
| JPH02301250A (ja) | パルス分周回路 | |
| JPH0743424A (ja) | 半導体装置 | |
| JPH06289096A (ja) | 半導体集積回路 | |
| JPH02214913A (ja) | クロック調整方式 | |
| JP2605894B2 (ja) | トリガ信号発生器 | |
| KR0181401B1 (ko) | 클록오류검출 및 선택회로 | |
| JP2734861B2 (ja) | Ｄｔｍｆ回路 | |
| SU250294A1 (ru) | Устройство для измерения искажений | |
| JPH0566236A (ja) | スキユー検出回路 | |
| JPH05323054A (ja) | 微小時間計測装置 | |
| JP2008082809A (ja) | 電子機器 | |
| JPH01237467A (ja) | 半導体装置の伝播遅延時間測定回路 |