JPH0566236A - スキユー検出回路 - Google Patents
スキユー検出回路Info
- Publication number
- JPH0566236A JPH0566236A JP22706691A JP22706691A JPH0566236A JP H0566236 A JPH0566236 A JP H0566236A JP 22706691 A JP22706691 A JP 22706691A JP 22706691 A JP22706691 A JP 22706691A JP H0566236 A JPH0566236 A JP H0566236A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- output
- adjusted
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Phase Differences (AREA)
Abstract
(57)【要約】
【目的】 オシロスコープを必要としないスキュー検出
回路 【構成】 基準信号に基準遅延を与える基準遅延素子３
と、被調整信号の論理を反転して出力する論理回路１６
と、被調整信号に帰順遅延より大きい遅延をそれぞれ与
える複数の非反転信号用遅延回路４，５と、論理回転の
出力に基準遅延より少ない遅延をそれぞれ与える複数の
反転信号用遅延回路６，７と、基準遅延素子の出力の論
理レベルの変化に同期して非反転信号用遅延回路および
反転信号用遅延回路の出力をそれぞれラッチする複数の
フリップフロップ８，９，１０，１１からなる。
回路 【構成】 基準信号に基準遅延を与える基準遅延素子３
と、被調整信号の論理を反転して出力する論理回路１６
と、被調整信号に帰順遅延より大きい遅延をそれぞれ与
える複数の非反転信号用遅延回路４，５と、論理回転の
出力に基準遅延より少ない遅延をそれぞれ与える複数の
反転信号用遅延回路６，７と、基準遅延素子の出力の論
理レベルの変化に同期して非反転信号用遅延回路および
反転信号用遅延回路の出力をそれぞれラッチする複数の
フリップフロップ８，９，１０，１１からなる。
Description
【０００１】
【産業上の利用分野】本発明は論理回路等のタイミング
信号間のディレー差を検出する検出回路に関し、特にス
キュー調整が必要な２信号間のスキューを検出するスキ
ュー検出回路に関する。
信号間のディレー差を検出する検出回路に関し、特にス
キュー調整が必要な２信号間のスキューを検出するスキ
ュー検出回路に関する。
【０００２】
【従来の技術】従来、２つの信号のディレー差つまり２
信号間スキューを検出するには２つの信号をオシロスコ
ープ等の波形観測機器にて直接観測比較し、位相差を測
定している。
信号間スキューを検出するには２つの信号をオシロスコ
ープ等の波形観測機器にて直接観測比較し、位相差を測
定している。
【０００３】
【発明が解決しようとする課題】上述した従来のスキュ
ーの検出方法では調整者による観測といった時間量に対
するアナログ的な測定方法によるために観測者の違いに
より、測定誤差を生ずる問題点がある。またスキュー調
整のたびに必ずオシロスコープが必要となり、スキュー
調整精度が要求される場合に、高速かつ高精度のオシロ
スコープの携帯が必要となる。しかし高速、高精度のオ
シロスコープは一般的に高価であり、常にスキュー調整
用のためにオシロスコープを持ち運ぶことは困難であ
る。
ーの検出方法では調整者による観測といった時間量に対
するアナログ的な測定方法によるために観測者の違いに
より、測定誤差を生ずる問題点がある。またスキュー調
整のたびに必ずオシロスコープが必要となり、スキュー
調整精度が要求される場合に、高速かつ高精度のオシロ
スコープの携帯が必要となる。しかし高速、高精度のオ
シロスコープは一般的に高価であり、常にスキュー調整
用のためにオシロスコープを持ち運ぶことは困難であ
る。
【０００４】本発明は上記問題点に鑑み、オシロスコー
プ等の高価な装置を用いずスキューが要求精度内に入っ
ているかどう判定できるスキュー検出回路を提供するこ
とを目的とする。
プ等の高価な装置を用いずスキューが要求精度内に入っ
ているかどう判定できるスキュー検出回路を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明のスキュー検出回
路は、基準信号に基準遅延を与える基準遅延素子と、被
調整信号の論理を反転して出力する論理回路と、被調整
信号に基準遅延より大きい遅延をそれぞれ与える複数の
非反転信号用遅延回路と、論理回転の出力に基準遅延よ
り少い遅延をそれぞれ与える複数の反転信号用遅延回路
と、基準遅延素子の出力の論理レベルの変化に同期して
非反転信号用遅延回路および反転信号用遅延回路の出力
をそれぞれラッチする複数のフリップフロップとからな
る。
路は、基準信号に基準遅延を与える基準遅延素子と、被
調整信号の論理を反転して出力する論理回路と、被調整
信号に基準遅延より大きい遅延をそれぞれ与える複数の
非反転信号用遅延回路と、論理回転の出力に基準遅延よ
り少い遅延をそれぞれ与える複数の反転信号用遅延回路
と、基準遅延素子の出力の論理レベルの変化に同期して
非反転信号用遅延回路および反転信号用遅延回路の出力
をそれぞれラッチする複数のフリップフロップとからな
る。
【０００６】好ましくは論理回路は被調整信号を入力
し、被調整信号と、被調整信号の論理を反転した出力と
をそれぞれ同時に出力するバッファーゲートである。
し、被調整信号と、被調整信号の論理を反転した出力と
をそれぞれ同時に出力するバッファーゲートである。
【０００７】
【作用】各フリップフロップは基準遅延素子の出力の論
理レベルの変化に同期して、各非反転信号用遅延回路か
ら出力される被調整信号の論理レベルと、各反転信号用
遅延回路から出力される反転被調整信号の論理レベルと
をそれぞれラッチする。したがってフリップフロップの
出力の論理レベルが一致している時は、被調整信号は基
準信号に比較し、一定の遅れ以内にあることが分ると同
時に、一致していない時はどの程度ずれているか分る。
理レベルの変化に同期して、各非反転信号用遅延回路か
ら出力される被調整信号の論理レベルと、各反転信号用
遅延回路から出力される反転被調整信号の論理レベルと
をそれぞれラッチする。したがってフリップフロップの
出力の論理レベルが一致している時は、被調整信号は基
準信号に比較し、一定の遅れ以内にあることが分ると同
時に、一致していない時はどの程度ずれているか分る。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明のスキュー検出回路の一実施
例を示す回路図である。図２は図１の実施例の動作例を
示すタイムチャートである。説明を簡略化するために図
１中の遅延素子３，４，５，６，７以外の素子の伝搬遅
延時間およびセットアップタイムは０とする。またＤ型
フリップフロップ８，９，１０，１１（以降、ＤＦＦ
８，９，１０，１１と記す）はクロックのアップエッヂ
でデータをセットするものとする。
て説明する。図１は本発明のスキュー検出回路の一実施
例を示す回路図である。図２は図１の実施例の動作例を
示すタイムチャートである。説明を簡略化するために図
１中の遅延素子３，４，５，６，７以外の素子の伝搬遅
延時間およびセットアップタイムは０とする。またＤ型
フリップフロップ８，９，１０，１１（以降、ＤＦＦ
８，９，１０，１１と記す）はクロックのアップエッヂ
でデータをセットするものとする。
【０００９】外部端子１には調整基準となる基準信号が
印加される。外部端子１から入力された信号は可変な遅
延素子３により遅延時間ＤＬ0 が与えられＤＦＦ８，
９，１０，１１のクロック入力端子に印加される。
印加される。外部端子１から入力された信号は可変な遅
延素子３により遅延時間ＤＬ0 が与えられＤＦＦ８，
９，１０，１１のクロック入力端子に印加される。
【００１０】また被調整信号は外部端子２に印加された
後、バッファゲート１６の正論理出力端から遅延素子
４，５を経由し、それぞれ遅延時間ＤＬA ，ＤＬB を与
えられてＤＦＦ８，９の入力端子へ印加される。バッフ
ァゲート１６の負論理出力は遅延素子６，７を経由し、
それぞれ遅延時間ＤＬC ，ＤＬD を与えられてＤＦＦ１
０，１１の入力端子へ印加される。ＤＦＦ８，９，１
０，１１は 遅延素子３の出力のアップエッヂに同期し
て入力端の信号をラッチし、それぞれ外部端子１２，１
３，１４，１５に出力する。外部端子２へ入力した信号
をもう一方の外部端子１に入力される信号のアップエッ
ヂでＤＦＦ８に取込むためには外部端子２への入力は外
部端子１の信号のアップエッヂより時間（ＤＬA −ＤＬ
0 ，ただしＤＬA ＞ＤＬ0 ）以上前に確定していなけれ
ばならない。つまり外部端子２へ入力される信号は外部
端子１へ入力される信号より時間（ＤＬA −ＤＬ0 ）以
上前へずれている必要がある。同様にＤＦＦ９に取込む
ためには時間（ＤＬC −ＤＬ0）以上前に確定していな
ければならない。同様に、ＤＦＦ１０，１１については
それぞれ時間（ＤＬC −ＤＬ0 ），（ＤＬD −ＤＬ0 ）
前に確定していなければならない。
後、バッファゲート１６の正論理出力端から遅延素子
４，５を経由し、それぞれ遅延時間ＤＬA ，ＤＬB を与
えられてＤＦＦ８，９の入力端子へ印加される。バッフ
ァゲート１６の負論理出力は遅延素子６，７を経由し、
それぞれ遅延時間ＤＬC ，ＤＬD を与えられてＤＦＦ１
０，１１の入力端子へ印加される。ＤＦＦ８，９，１
０，１１は 遅延素子３の出力のアップエッヂに同期し
て入力端の信号をラッチし、それぞれ外部端子１２，１
３，１４，１５に出力する。外部端子２へ入力した信号
をもう一方の外部端子１に入力される信号のアップエッ
ヂでＤＦＦ８に取込むためには外部端子２への入力は外
部端子１の信号のアップエッヂより時間（ＤＬA −ＤＬ
0 ，ただしＤＬA ＞ＤＬ0 ）以上前に確定していなけれ
ばならない。つまり外部端子２へ入力される信号は外部
端子１へ入力される信号より時間（ＤＬA −ＤＬ0 ）以
上前へずれている必要がある。同様にＤＦＦ９に取込む
ためには時間（ＤＬC −ＤＬ0）以上前に確定していな
ければならない。同様に、ＤＦＦ１０，１１については
それぞれ時間（ＤＬC −ＤＬ0 ），（ＤＬD −ＤＬ0 ）
前に確定していなければならない。
【００１１】ここでｔSA＝−（ＤＬA −ＤＬ0 ）＝−２
Δｔ，ｔSB＝−（ＤＬB −ＤＬ0 ）＝−Δｔ，ｔSC＝−
（ＤＬC −ＤＬ0 ）＝＋Δｔ，ｔSD＝−（ＤＬD −ＤＬ
0 ）＝＋２Δｔとなるように遅延素子３，４，５，６，
７を設定する（但しΔｔ＞０）。
Δｔ，ｔSB＝−（ＤＬB −ＤＬ0 ）＝−Δｔ，ｔSC＝−
（ＤＬC −ＤＬ0 ）＝＋Δｔ，ｔSD＝−（ＤＬD −ＤＬ
0 ）＝＋２Δｔとなるように遅延素子３，４，５，６，
７を設定する（但しΔｔ＞０）。
【００１２】次に図２のような波形をした電圧（ｒ）を
基準信号として端子１へ入力し、外部端子２へ被調整信
号である電圧（ａ），（ｂ），（ｃ），（ｄ），（ｅ）
の５通りの電圧を入力した時の動作を例として説明す
る。以下においては正論理（ハイレベル＝“１”，ロウ
レベル“０”）で説明する。
基準信号として端子１へ入力し、外部端子２へ被調整信
号である電圧（ａ），（ｂ），（ｃ），（ｄ），（ｅ）
の５通りの電圧を入力した時の動作を例として説明す
る。以下においては正論理（ハイレベル＝“１”，ロウ
レベル“０”）で説明する。
【００１３】被調整信号が電圧（ａ）のごとき、タイミ
ングで入力した時は、時刻ｔp2の被調整信号のアップエ
ッヂは時刻ｔ0 の基準信号の電圧（ｒ）のアップエッヂ
に対し、２Δｔ以上前にあるので遅延素子４の出力は
“１”としてＤＦＦ８に取込まれ、ＤＦＦ８の出力は
“１”となる。ＤＦＦ９の出力も遅延素子５の遅延は遅
延素子４の遅延より少いので当然“１”となる。一方、
遅延素子６，７には電圧（ａ）の論理を反転させたもの
が印加されることから、遅延素子６の出力は遅延素子４
の出力より先に“１”から“０”になり、ＤＦＦ１０，
１１の出力は“０”となる。
ングで入力した時は、時刻ｔp2の被調整信号のアップエ
ッヂは時刻ｔ0 の基準信号の電圧（ｒ）のアップエッヂ
に対し、２Δｔ以上前にあるので遅延素子４の出力は
“１”としてＤＦＦ８に取込まれ、ＤＦＦ８の出力は
“１”となる。ＤＦＦ９の出力も遅延素子５の遅延は遅
延素子４の遅延より少いので当然“１”となる。一方、
遅延素子６，７には電圧（ａ）の論理を反転させたもの
が印加されることから、遅延素子６の出力は遅延素子４
の出力より先に“１”から“０”になり、ＤＦＦ１０，
１１の出力は“０”となる。
【００１４】同様にして各電圧（ｂ），（ｃ），（ｄ）
の場合も容易に理解できると思うが、結果を表１にまと
めた。
の場合も容易に理解できると思うが、結果を表１にまと
めた。
【００１５】
【表１】 これらの結果よりわかることは基準信号より被調整信号
が時間的にｔSBより遅くかつｔSCより早い時（電圧
（ｃ）はその一例である。）２つの信号間のスキューは
｜±Δｔ｜より小となる。
が時間的にｔSBより遅くかつｔSCより早い時（電圧
（ｃ）はその一例である。）２つの信号間のスキューは
｜±Δｔ｜より小となる。
【００１６】この時のフリップフロップ８，９，１０，
１１のセット値はそれぞれ外部出力端子１２，１３，１
４，１５より出力されるが、その値は全て論理“０”と
なる。逆に言うと出力端子１２，１３，１４，１５の出
力値が全て“０”の時、２信号間のスキューは±Δｔ以
下であるといえる。また出力端子１２，１５の値が
“０”の時スキューは±２Δｔ以下となる。
１１のセット値はそれぞれ外部出力端子１２，１３，１
４，１５より出力されるが、その値は全て論理“０”と
なる。逆に言うと出力端子１２，１３，１４，１５の出
力値が全て“０”の時、２信号間のスキューは±Δｔ以
下であるといえる。また出力端子１２，１５の値が
“０”の時スキューは±２Δｔ以下となる。
【００１７】遅延量可変素子の遅延量設定を細かくつま
りΔｔを小さくとる程、高精度のスキュー検出を行うこ
とが可能となる。
りΔｔを小さくとる程、高精度のスキュー検出を行うこ
とが可能となる。
【００１８】また出力信号が全て“０”でない時は各出
力信号の値を測定することにより、２つの信号間のスキ
ューの大小および時間的な前後関係を知ることができる
ようになる。
力信号の値を測定することにより、２つの信号間のスキ
ューの大小および時間的な前後関係を知ることができる
ようになる。
【００１９】本実施例ではフリップフロップを４ケ使用
した構成例を示したが、フリップフロップおよび遅延素
子を増設することにより、２信号間スキューを多段階に
間接的に観測することが可能となる。
した構成例を示したが、フリップフロップおよび遅延素
子を増設することにより、２信号間スキューを多段階に
間接的に観測することが可能となる。
【００２０】
【発明の効果】以上説明したように本発明は、調整用の
基準信号を基準にしてデータセットタイミングをずらし
た複数のフリップフロップに被調整信号を入力し、フリ
ップフロップの出力値をよみとることにより、２信号間
のディレー差を論理信号“０”，“１”としてのレベル
信号に変換することができ、スキュー調整にはオシロス
コープを使う必要がなくなり、高速スイッチング信号で
あっても、検出回路出力はレベル信号であるため、簡易
的なＤＣ電圧計等でのスキュー検出が可能となる。
基準信号を基準にしてデータセットタイミングをずらし
た複数のフリップフロップに被調整信号を入力し、フリ
ップフロップの出力値をよみとることにより、２信号間
のディレー差を論理信号“０”，“１”としてのレベル
信号に変換することができ、スキュー調整にはオシロス
コープを使う必要がなくなり、高速スイッチング信号で
あっても、検出回路出力はレベル信号であるため、簡易
的なＤＣ電圧計等でのスキュー検出が可能となる。
【図１】本発明のスキュー検出回路の一実施例を示す回
路図である。
路図である。
【図２】図１の実施例の動作を示すタイムチャートであ
る。
る。
１，２，１２，１３，１４，１５ 外部端子 ３，４，５，６，７ 遅延素子 ８，９，１０，１１ Ｄ型フリップフロップ（ＤＦ
Ｆ） １６ バッファゲート
Ｆ） １６ バッファゲート
Claims (2)
- 【請求項１】 基準信号に基準遅延を与える基準遅延素
子と、 被調整信号の論理を反転して出力する論理回路と、 被調整信号に基準遅延より大きい遅延をそれぞれ与える
複数の非反転信号用遅延回路と、 論理回路の出力に基準遅延より少い遅延をそれぞれ与え
る複数の反転信号用遅延回路と、 基準遅延素子の出力の論理レベルの変化に同期して非反
転信号用遅延回路および反転信号用遅延回路の出力をそ
れぞれラッチする複数のフリップフロップとからなるス
キュー検出回路。 - 【請求項２】 論理回路は被調整信号を入力し、被調整
信号と、被調整信号の論理を反転した出力とをそれぞれ
同時に出力するバッファーゲートである請求項１記載の
スキュー検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22706691A JPH0566236A (ja) | 1991-09-06 | 1991-09-06 | スキユー検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22706691A JPH0566236A (ja) | 1991-09-06 | 1991-09-06 | スキユー検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0566236A true JPH0566236A (ja) | 1993-03-19 |
Family
ID=16855002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22706691A Pending JPH0566236A (ja) | 1991-09-06 | 1991-09-06 | スキユー検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0566236A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037340A1 (ja) * | 2005-09-28 | 2007-04-05 | Nec Corporation | 位相差測定装置及び位相比較回路の調整方法 |
| US11054066B2 (en) | 2010-08-25 | 2021-07-06 | Daikin Industries, Ltd. | Hose |
-
1991
- 1991-09-06 JP JP22706691A patent/JPH0566236A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037340A1 (ja) * | 2005-09-28 | 2007-04-05 | Nec Corporation | 位相差測定装置及び位相比較回路の調整方法 |
| US7821249B2 (en) | 2005-09-28 | 2010-10-26 | Nec Corporation | Phase difference measuring device and phase comparison circuit adjusting method |
| JP4973498B2 (ja) * | 2005-09-28 | 2012-07-11 | 日本電気株式会社 | 位相差測定装置及び位相比較回路の調整方法 |
| US11054066B2 (en) | 2010-08-25 | 2021-07-06 | Daikin Industries, Ltd. | Hose |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5389357B2 (ja) | 位相シフトした周期波形を使用する時間測定 | |
| US6661266B1 (en) | All digital built-in self-test circuit for phase-locked loops | |
| US8553503B2 (en) | On-die signal timing measurement | |
| US5459402A (en) | Delay time measuring circuit | |
| CN106443184B (zh) | 一种相位检测装置及相位检测方法 | |
| JPH0815380A (ja) | 半導体集積回路装置 | |
| JPH05215872A (ja) | 不安定状態回避回路および不安定状態を回避する方法 | |
| JPH08146099A (ja) | 半導体ｉｃ試験装置のタイミングエッジ生成回路 | |
| CN112558519A (zh) | 一种基于fpga和高精度延时芯片的数字信号延时方法 | |
| CN115541955B (zh) | 一种实现模拟触发的示波器 | |
| JPH0566236A (ja) | スキユー検出回路 | |
| US5440592A (en) | Method and apparatus for measuring frequency and high/low time of a digital signal | |
| JPH07280857A (ja) | パルス幅測定回路 | |
| US5754063A (en) | Method and apparatus to measure internal node timing | |
| EP1226447B1 (en) | High resolution skew detection apparatus and method | |
| JPH0560810A (ja) | スキユー検出回路 | |
| JPH0743406A (ja) | パルス位相測定装置 | |
| JP2571082B2 (ja) | 伝送線路長測定装置 | |
| JP2947178B2 (ja) | クロックスキュー判定回路 | |
| US20230318590A1 (en) | Method and system of calibrating a clock signal | |
| JP2591849B2 (ja) | テスト回路 | |
| JP2006349573A (ja) | 半導体装置のインタフェース回路及び測定方法 | |
| JP2005030977A (ja) | 位相差測定装置、位相差測定方法および試験装置 | |
| JP3508823B2 (ja) | Ｉｃテスタ | |
| JPH05119168A (ja) | 同期ジツタ量測定装置 |