JP2743864B2 - 半導体集積回路及びそのテスト方法 - Google Patents
半導体集積回路及びそのテスト方法Info
- Publication number
- JP2743864B2 JP2743864B2 JP7103740A JP10374095A JP2743864B2 JP 2743864 B2 JP2743864 B2 JP 2743864B2 JP 7103740 A JP7103740 A JP 7103740A JP 10374095 A JP10374095 A JP 10374095A JP 2743864 B2 JP2743864 B2 JP 2743864B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- signal input
- signal
- input terminals
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体集積回路及びその
テスト方法に関し、特に信号入力端子と接続する2つの
入力端のうちの1つを互いに共通接続する複数のコンパ
レータを備えた半導体集積回路及びそのテスト方法に関
する。
テスト方法に関し、特に信号入力端子と接続する2つの
入力端のうちの1つを互いに共通接続する複数のコンパ
レータを備えた半導体集積回路及びそのテスト方法に関
する。
【0002】
【従来の技術】特殊用途向けの半導体集積回路(ASI
C)などでは、その用途に応じて回路が構成されるた
め、品種が極めて多くなる。このような半導体集積回路
の中には、2つの入力端それぞれを信号入力端子と接続
し、これら2つの入力端のうちの1つを互いに共通接続
する複数のコンパレータを備えた構成のものもある。
C)などでは、その用途に応じて回路が構成されるた
め、品種が極めて多くなる。このような半導体集積回路
の中には、2つの入力端それぞれを信号入力端子と接続
し、これら2つの入力端のうちの1つを互いに共通接続
する複数のコンパレータを備えた構成のものもある。
【0003】このような構成の従来の半導体集積回路及
びこの半導体集積回路のテスト方法を説明するためのL
SIテスタを含む回路図を図2に示す。
びこの半導体集積回路のテスト方法を説明するためのL
SIテスタを含む回路図を図2に示す。
【0004】この半導体集積回路100xは、2つの入
力端のうちの一方(例えば(+)側入力端)を第1の信
号入力端子TM1と接続し他方((−)側入力端)を第
2の信号入力端子TM2と接続してこれら信号入力端子
TM1,TM2の信号レベルを比較する第1のコンパレ
ータ1と、2つの入力端のうちの一方(例えば(+)側
入力端)を第2の信号入力端子TM2と接続し他方
((−)側入力端)を第3の信号入力端子TM3と接続
してこれら信号入力端子TM2,TM3の信号レベルを
比較する第2のコンパレータ2とを有する構成になって
いる。
力端のうちの一方(例えば(+)側入力端)を第1の信
号入力端子TM1と接続し他方((−)側入力端)を第
2の信号入力端子TM2と接続してこれら信号入力端子
TM1,TM2の信号レベルを比較する第1のコンパレ
ータ1と、2つの入力端のうちの一方(例えば(+)側
入力端)を第2の信号入力端子TM2と接続し他方
((−)側入力端)を第3の信号入力端子TM3と接続
してこれら信号入力端子TM2,TM3の信号レベルを
比較する第2のコンパレータ2とを有する構成になって
いる。
【0005】この半導体集積回路100xのコンパレー
タ1,2の入力側のリーク電流を測定する場合(テスト
モード)、LSIテスタ200xを用い、まず信号入力
端子TM1にLSIテスタ200xのテスタレベルドラ
イバLD21から高レベルの信号を印加し、信号入力端
子TM2にLSIテスタ200xのテストピンフォース
ドライバ21(直流電源E21及び電流計A21を含
む)から低レベルの信号を印加する。そして、テストピ
ンフォースドライバ21の電流計A21で、信号入力端
子TM2に流れる電流を測定することにより、コンパレ
ータ1の(−)側入力端に流れるリーク電流を測定す
る。
タ1,2の入力側のリーク電流を測定する場合(テスト
モード)、LSIテスタ200xを用い、まず信号入力
端子TM1にLSIテスタ200xのテスタレベルドラ
イバLD21から高レベルの信号を印加し、信号入力端
子TM2にLSIテスタ200xのテストピンフォース
ドライバ21(直流電源E21及び電流計A21を含
む)から低レベルの信号を印加する。そして、テストピ
ンフォースドライバ21の電流計A21で、信号入力端
子TM2に流れる電流を測定することにより、コンパレ
ータ1の(−)側入力端に流れるリーク電流を測定す
る。
【0006】また、信号入力端子TM1,TM2に印加
される信号のレベルを逆にしてコンパレータ1の(−)
側入力端に流れるリーク電流を測定する。更に、同様の
測定を、コンパレータ1の(+)側入力端に対して行
う。
される信号のレベルを逆にしてコンパレータ1の(−)
側入力端に流れるリーク電流を測定する。更に、同様の
測定を、コンパレータ1の(+)側入力端に対して行
う。
【0007】また、コンパレータ2の(+)側入力端
子,(−)側入力端子に対しても、同様にしてリーク電
流を測定する。
子,(−)側入力端子に対しても、同様にしてリーク電
流を測定する。
【0008】一方のコンパレータ(例えば1)のリーク
電流を測定しているときには、一方のコンパレータ
(1)の入力端と共通接続されていない方の他方のコン
パレータ(2)の入力端(−)は解放状態(無信号状
態)か、高レベル及び低レベルのうちの一方の信号が固
定的に印加された状態となっている。
電流を測定しているときには、一方のコンパレータ
(1)の入力端と共通接続されていない方の他方のコン
パレータ(2)の入力端(−)は解放状態(無信号状
態)か、高レベル及び低レベルのうちの一方の信号が固
定的に印加された状態となっている。
【0009】また、通常の使用モード(以下、実使用モ
ードという)においても、2つのコンパレータのうち一
方を全く使用しない場合や、特定の期間のみ本来のコン
パレータとして使用し、他の期間では使用しない場合も
ある(以下、非使用状態という)。このような場合に
も、非使用状態のコンパレータの他方のコンパレータと
共通接続していない方の入力端は、解放状態か、高レベ
ル、低レベルのうちの一方に固定されている。
ードという)においても、2つのコンパレータのうち一
方を全く使用しない場合や、特定の期間のみ本来のコン
パレータとして使用し、他の期間では使用しない場合も
ある(以下、非使用状態という)。このような場合に
も、非使用状態のコンパレータの他方のコンパレータと
共通接続していない方の入力端は、解放状態か、高レベ
ル、低レベルのうちの一方に固定されている。
【0010】
【発明が解決しようとする課題】この従来の半導体集積
回路では、一方のコンパレータのリーク電流を測定する
ときの他方のコンパレータ(非テスト状態のコンパレー
タ)の共通接続されていない方の入力端、及び実使用モ
ードにおける非使用状態のコンパレータの共通接続され
ていない方の入力端は、解放状態か、高レベル及び低レ
ベルのうちの一方が固定的に印加された状態となってい
るので、解放状態の場合にはそのレベルが安定せず高レ
ベル,定レベルになることもあり、何れの場合でも非テ
スト状態,非使用状態のコンパレータは同相入力状態と
なる。また、第1〜第3の信号入力端子が無信号状態と
なることもあり、この場合は2つのコンパレータが同相
入力状態となる。
回路では、一方のコンパレータのリーク電流を測定する
ときの他方のコンパレータ(非テスト状態のコンパレー
タ)の共通接続されていない方の入力端、及び実使用モ
ードにおける非使用状態のコンパレータの共通接続され
ていない方の入力端は、解放状態か、高レベル及び低レ
ベルのうちの一方が固定的に印加された状態となってい
るので、解放状態の場合にはそのレベルが安定せず高レ
ベル,定レベルになることもあり、何れの場合でも非テ
スト状態,非使用状態のコンパレータは同相入力状態と
なる。また、第1〜第3の信号入力端子が無信号状態と
なることもあり、この場合は2つのコンパレータが同相
入力状態となる。
【0011】同相入力状態となったコンパレータは、微
小レベルのノイズでもその影響を受け、連続動作状態と
なって発振状態に至る。一旦発振状態になると、電源供
給端・接地電位線間に大きな電流が流れて他の回路に影
響を及ぼし、安定した回路動作が得られなくなり、また
安定したリーク電流の測定ができなくなって歩留りの低
下を招くという問題点がある。
小レベルのノイズでもその影響を受け、連続動作状態と
なって発振状態に至る。一旦発振状態になると、電源供
給端・接地電位線間に大きな電流が流れて他の回路に影
響を及ぼし、安定した回路動作が得られなくなり、また
安定したリーク電流の測定ができなくなって歩留りの低
下を招くという問題点がある。
【0012】本発明の目的は、テストモード及び実使用
モードにおける非テスト状態,非使用状態のコンパレー
タの同相入力状態,発振状態となるのを防止して安定し
たリーク電流の測定ができ、かつ安定した回路動作が得
られるようにし、歩留りの向上,生産性の向上をはかる
ことができる半導体集積回路及びそのテスト方法を提供
することにある。
モードにおける非テスト状態,非使用状態のコンパレー
タの同相入力状態,発振状態となるのを防止して安定し
たリーク電流の測定ができ、かつ安定した回路動作が得
られるようにし、歩留りの向上,生産性の向上をはかる
ことができる半導体集積回路及びそのテスト方法を提供
することにある。
【0013】
【課題を解決するための手段】本発明の半導体集積回路
は、第1及び第2の入力端のうちの一方を第1の信号入
力端子と接続し他方を第2の信号入力端子と接続してこ
れら第1及び第2の信号入力端子の信号レベルを比較す
る第1のコンパレータと、第1及び第2の入力端のうち
の一方を前記第2の信号入力端子と接続し他方を第3の
信号入力端子と接続してこれら第2及び第3の信号入力
端子の信号レベルを比較する第2のコンパレータと、一
端を前記第1〜第3の信号入力端子それぞれと対応接続
し第4の信号入力端子の信号の活性化レベルに応答して
オン状態となる第1〜第3のトランスファゲートと、入
力端を前記第1及び第3のトランスファゲートの他端と
接続し出力端を前記第2のトランスファゲートの他端と
接続する第1のインバータと、入力端及び出力端をこの
第1のインバータと互いに逆に接続する第2のインバー
タと、一端を前記第4の信号入力端子と接続しこの第4
の信号入力端子が無信号状態のとき前記第1〜第3のト
ランスファゲートをオフ状態とする抵抗素子とを有して
いる。
は、第1及び第2の入力端のうちの一方を第1の信号入
力端子と接続し他方を第2の信号入力端子と接続してこ
れら第1及び第2の信号入力端子の信号レベルを比較す
る第1のコンパレータと、第1及び第2の入力端のうち
の一方を前記第2の信号入力端子と接続し他方を第3の
信号入力端子と接続してこれら第2及び第3の信号入力
端子の信号レベルを比較する第2のコンパレータと、一
端を前記第1〜第3の信号入力端子それぞれと対応接続
し第4の信号入力端子の信号の活性化レベルに応答して
オン状態となる第1〜第3のトランスファゲートと、入
力端を前記第1及び第3のトランスファゲートの他端と
接続し出力端を前記第2のトランスファゲートの他端と
接続する第1のインバータと、入力端及び出力端をこの
第1のインバータと互いに逆に接続する第2のインバー
タと、一端を前記第4の信号入力端子と接続しこの第4
の信号入力端子が無信号状態のとき前記第1〜第3のト
ランスファゲートをオフ状態とする抵抗素子とを有して
いる。
【0014】また、第1及び第2のコンパレータのうち
に非使用状態のコンパレータがあるとき、第4の信号入
力端子に活性化レベルの信号が印加される。
に非使用状態のコンパレータがあるとき、第4の信号入
力端子に活性化レベルの信号が印加される。
【0015】本発明の半導体集積回路のテスト方法は、
第1及び第2の入力端のうちの一方を第1の信号入力端
子と接続し他方を第2の信号入力端子と接続してこれら
第1及び第2の信号入力端子の信号レベルを比較する第
1のコンパレータと、第1及び第2の入力端のうちの一
方を前記第2の信号入力端子と接続し他方を第3の信号
入力端子と接続してこれら第2及び第3の信号入力端子
の信号レベルを比較する第2のコンパレータと、一端を
前記第1〜第3の信号入力端子それぞれと対応接続し第
4の信号入力端子の信号の活性化レベルに応答してオン
状態となる第1〜第3のトランスファゲートと、入力端
を前記第1及び第3のトランスファゲートの他端と接続
し出力端を前記第2のトランスファゲートの他端と接続
する第1のインバータと、入力端及び出力端をこの第1
のインバータと互いに逆に接続する第2のインバータ
と、一端を前記第4の信号入力端子と接続しこの第4の
信号入力端子が無信号状態のとき前記第1〜第3のトラ
ンスファゲートをオフ状態とする抵抗素子とを有する半
導体集積回路の前記第4の信号入力端子に活性化レベル
の信号を入力する手順と、続いて前記第2の信号入力端
子に高レベル及び低レベルのうちの一方のレベルの信号
を入力する手順と、前記第1及び第3の信号入力端子の
うちの一方の信号入力端子に高レベル及び低レベルのう
ちの他方のレベルの信号を入力する手順と、続いて前記
第1乃至第3の信号入力端子のうちの1つ又は複数の信
号入力端子に流れるリーク電流を測定する手順とを含ん
で構成される。
第1及び第2の入力端のうちの一方を第1の信号入力端
子と接続し他方を第2の信号入力端子と接続してこれら
第1及び第2の信号入力端子の信号レベルを比較する第
1のコンパレータと、第1及び第2の入力端のうちの一
方を前記第2の信号入力端子と接続し他方を第3の信号
入力端子と接続してこれら第2及び第3の信号入力端子
の信号レベルを比較する第2のコンパレータと、一端を
前記第1〜第3の信号入力端子それぞれと対応接続し第
4の信号入力端子の信号の活性化レベルに応答してオン
状態となる第1〜第3のトランスファゲートと、入力端
を前記第1及び第3のトランスファゲートの他端と接続
し出力端を前記第2のトランスファゲートの他端と接続
する第1のインバータと、入力端及び出力端をこの第1
のインバータと互いに逆に接続する第2のインバータ
と、一端を前記第4の信号入力端子と接続しこの第4の
信号入力端子が無信号状態のとき前記第1〜第3のトラ
ンスファゲートをオフ状態とする抵抗素子とを有する半
導体集積回路の前記第4の信号入力端子に活性化レベル
の信号を入力する手順と、続いて前記第2の信号入力端
子に高レベル及び低レベルのうちの一方のレベルの信号
を入力する手順と、前記第1及び第3の信号入力端子の
うちの一方の信号入力端子に高レベル及び低レベルのう
ちの他方のレベルの信号を入力する手順と、続いて前記
第1乃至第3の信号入力端子のうちの1つ又は複数の信
号入力端子に流れるリーク電流を測定する手順とを含ん
で構成される。
【0016】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【0017】図1は本発明の半導体集積回路の一実施例
及びこの半導体集積回路のテスト方法を説明するための
LSIテスタを含む回路図である。
及びこの半導体集積回路のテスト方法を説明するための
LSIテスタを含む回路図である。
【0018】この半導体集積回路100は、第1及び第
2の入力端のうちの一方(+)を第1の信号入力端子T
M1と接続し他方(−)を第2の信号入力端子TM2と
接してこれら信号入力端子TM1,TM2の信号レベル
を比較する第1のコンパレータ1と、第1及び第2の入
力端のうちの一方(+)を第2の信号入力端子TM2と
接続し他方(−)を第3の信号入力端子TM3と接続し
てこれら信号入力端子TM2,TM3の信号レベルを比
較する第2のコンパレータ2と、第4の信号入力端子T
M4の信号をバッファ増幅するバッファ増幅器BA1
と、一端を第1〜第3の信号入力端子TM1〜TM3そ
れぞれと対応接続しバッファ増幅器BA1を通してゲー
トに入力される第4の信号入力端子TM4の信号の活性
化レベルに応答してオン状態となる第1〜第3のトラン
スファゲートTG1〜TG3と、入力端を第1及び第3
のトランスファゲートTG1,TG3の他端と接続し出
力端を第2のトランスファゲートTG2の他端と接続す
る第1のインバータIV1と、入力端及び出力端をこの
第1のインバータIV1と互いに逆に接続する第2のイ
ンバータIV2と、一端を第4の信号入力端子TM4と
接続し他端を接地電位点と接続してこの第4の信号入力
端子TM4が無信号状態のとき第1〜第3のトランスフ
ァゲートTG1〜TG3をオフ状態とする抵抗R1とを
有する構成となっている。
2の入力端のうちの一方(+)を第1の信号入力端子T
M1と接続し他方(−)を第2の信号入力端子TM2と
接してこれら信号入力端子TM1,TM2の信号レベル
を比較する第1のコンパレータ1と、第1及び第2の入
力端のうちの一方(+)を第2の信号入力端子TM2と
接続し他方(−)を第3の信号入力端子TM3と接続し
てこれら信号入力端子TM2,TM3の信号レベルを比
較する第2のコンパレータ2と、第4の信号入力端子T
M4の信号をバッファ増幅するバッファ増幅器BA1
と、一端を第1〜第3の信号入力端子TM1〜TM3そ
れぞれと対応接続しバッファ増幅器BA1を通してゲー
トに入力される第4の信号入力端子TM4の信号の活性
化レベルに応答してオン状態となる第1〜第3のトラン
スファゲートTG1〜TG3と、入力端を第1及び第3
のトランスファゲートTG1,TG3の他端と接続し出
力端を第2のトランスファゲートTG2の他端と接続す
る第1のインバータIV1と、入力端及び出力端をこの
第1のインバータIV1と互いに逆に接続する第2のイ
ンバータIV2と、一端を第4の信号入力端子TM4と
接続し他端を接地電位点と接続してこの第4の信号入力
端子TM4が無信号状態のとき第1〜第3のトランスフ
ァゲートTG1〜TG3をオフ状態とする抵抗R1とを
有する構成となっている。
【0019】次に、この実施例の動作について説明す
る。
る。
【0020】まず、通常の使用モード(実使用モード)
時には、第4の信号入力端子TM4を無信号状態(信号
入力なし)とし、この信号入力端子TM4の電位を抵抗
R1によりプルダウンして接地電位レベルとする。この
結果、トランスファゲートTG1〜TG3がオフ状態と
なり、この半導体集積回路100は2つのコンパレータ
1,2の入力端が第1〜第3の信号入力端子TM1〜T
M3に接続された従来例と同様の構成となり、この2つ
のコンパレータ1,2により、第1〜第3の信号入力端
子TM1〜TM3に入力される信号のレベルが比較され
る。
時には、第4の信号入力端子TM4を無信号状態(信号
入力なし)とし、この信号入力端子TM4の電位を抵抗
R1によりプルダウンして接地電位レベルとする。この
結果、トランスファゲートTG1〜TG3がオフ状態と
なり、この半導体集積回路100は2つのコンパレータ
1,2の入力端が第1〜第3の信号入力端子TM1〜T
M3に接続された従来例と同様の構成となり、この2つ
のコンパレータ1,2により、第1〜第3の信号入力端
子TM1〜TM3に入力される信号のレベルが比較され
る。
【0021】この状態は従来例と変るところはないが、
この実施例(本発明)が従来例と相違しているところ
は、例えば、第3の信号入力端子TM3に信号の入力が
なく無信号状態となってコンパレータ2が本来のコンパ
レータとして使用しない状態となった場合や全く使用し
ない場合(非使用状態)には、コンパレータ2は、従来
例では、第3の信号入力端子TM3の信号レベルが不定
であるので、第2の信号入力端子TM2の信号レベルに
よっては同相入力状態となり、発振状態となってコンパ
レータ1や他の回路の動作が不安定になるが、この実施
例(本発明)では、このような非使用状態のときには、
第4の信号入力端子TM4に活性化レベルの信号を印加
することによりトランスファゲートTG1〜TG3をオ
ン状態にし、第1の信号入力端子TM1の信号レベルを
第3の信号入力端子TM3に伝達してコンパレータ2の
同相入力状態を回避し、コパレータ1や他の回路の動作
が常に安定したものとなるようにしたものである。更
に、第1〜第3の信号入力端子TM1〜TM3全てが無
信号状態となることもありうるので、この場合には2つ
のコンパレータ1,2とも同相入力状態となりうる。こ
のような状態を回避するため、本発明では2つのインバ
ータIV1,IV2による信号保持回路が設けられてい
る。すなわち、信号入力端子TM1〜TM3全てが無信
号状態の場合、インバータIV1の出力を仮に高レベル
とすると、信号保持回路は信号入力端子TM2を高レベ
ルに、信号入力端子TM1,3を低レベルに保持し続
け、逆にインバータIV1の出力を低レベルとすると、
信号保持回路は信号入力端子TM2を低レベルに、信号
入力端子TM1,3を高レベルに保持し続け、いずれの
場合も、2つのコンパレータ1,2が同相入力状態とな
ることはない。
この実施例(本発明)が従来例と相違しているところ
は、例えば、第3の信号入力端子TM3に信号の入力が
なく無信号状態となってコンパレータ2が本来のコンパ
レータとして使用しない状態となった場合や全く使用し
ない場合(非使用状態)には、コンパレータ2は、従来
例では、第3の信号入力端子TM3の信号レベルが不定
であるので、第2の信号入力端子TM2の信号レベルに
よっては同相入力状態となり、発振状態となってコンパ
レータ1や他の回路の動作が不安定になるが、この実施
例(本発明)では、このような非使用状態のときには、
第4の信号入力端子TM4に活性化レベルの信号を印加
することによりトランスファゲートTG1〜TG3をオ
ン状態にし、第1の信号入力端子TM1の信号レベルを
第3の信号入力端子TM3に伝達してコンパレータ2の
同相入力状態を回避し、コパレータ1や他の回路の動作
が常に安定したものとなるようにしたものである。更
に、第1〜第3の信号入力端子TM1〜TM3全てが無
信号状態となることもありうるので、この場合には2つ
のコンパレータ1,2とも同相入力状態となりうる。こ
のような状態を回避するため、本発明では2つのインバ
ータIV1,IV2による信号保持回路が設けられてい
る。すなわち、信号入力端子TM1〜TM3全てが無信
号状態の場合、インバータIV1の出力を仮に高レベル
とすると、信号保持回路は信号入力端子TM2を高レベ
ルに、信号入力端子TM1,3を低レベルに保持し続
け、逆にインバータIV1の出力を低レベルとすると、
信号保持回路は信号入力端子TM2を低レベルに、信号
入力端子TM1,3を高レベルに保持し続け、いずれの
場合も、2つのコンパレータ1,2が同相入力状態とな
ることはない。
【0022】次に、コンパレータ1,2の入力端のリー
ク電流を測定するテストモード時の動作及びテスト方法
について説明する。
ク電流を測定するテストモード時の動作及びテスト方法
について説明する。
【0023】テストモード時には、まず、第4の信号入
力端子TM4に、LSIテスタ200のテストレベルド
ライバLD22から活性化レベル(高レベル)の信号を
印加する。次に、例えば、第1の信号入力端子TM1に
LSIテスタ200のテストレベルドライバLD21か
ら高レベル,低レベルのうちの一方(例えば高レベル)
の信号を、第2の信号入力端子TM2にテストピンフォ
ースドライバ21から高レベル,低レベルのうちの他方
(低レベル)の信号をそれぞれ印加する。そして、テス
トピンフォースドライバ21の電流計A1によりコンパ
レータ(1)の入力端のリーク電流を測定する。
力端子TM4に、LSIテスタ200のテストレベルド
ライバLD22から活性化レベル(高レベル)の信号を
印加する。次に、例えば、第1の信号入力端子TM1に
LSIテスタ200のテストレベルドライバLD21か
ら高レベル,低レベルのうちの一方(例えば高レベル)
の信号を、第2の信号入力端子TM2にテストピンフォ
ースドライバ21から高レベル,低レベルのうちの他方
(低レベル)の信号をそれぞれ印加する。そして、テス
トピンフォースドライバ21の電流計A1によりコンパ
レータ(1)の入力端のリーク電流を測定する。
【0024】このリーク電流の測定は、信号入力端子に
印加される信号のレベルを変え、また、測定する信号入
力端子を変えて行われる。
印加される信号のレベルを変え、また、測定する信号入
力端子を変えて行われる。
【0025】このテストモードにおいて、2つのコンパ
レータのうちの1つのコンパレータ(例えば1)のリー
ク電流を測定しているとき、この1つのコンパレータ
(1)とは別のコンパレータ(2)の入力端と接続する
信号入力端子(TM3)には信号が印加されず無信号状
態(解放状態)となっている。しかし、第4の信号入力
端子TM4に活性化レベルの信号が印加されていてトラ
ンスファゲートTG1〜TG3がオン状態となってお
り、この信号入力端子及びこれを接続するコンパレータ
(2)の入力端には他の信号入力端子(TM1)に印加
された信号が伝達されるので、このコンパレータ(2)
が同相入力状態,発振状態となることはなく、従って、
コンパレータ(1)のリーク電流の測定を安定して行う
ことができる。
レータのうちの1つのコンパレータ(例えば1)のリー
ク電流を測定しているとき、この1つのコンパレータ
(1)とは別のコンパレータ(2)の入力端と接続する
信号入力端子(TM3)には信号が印加されず無信号状
態(解放状態)となっている。しかし、第4の信号入力
端子TM4に活性化レベルの信号が印加されていてトラ
ンスファゲートTG1〜TG3がオン状態となってお
り、この信号入力端子及びこれを接続するコンパレータ
(2)の入力端には他の信号入力端子(TM1)に印加
された信号が伝達されるので、このコンパレータ(2)
が同相入力状態,発振状態となることはなく、従って、
コンパレータ(1)のリーク電流の測定を安定して行う
ことができる。
【0026】
【発明の効果】以上説明した本発明は、第1及び第2の
コンパレータの入力端と接続する第1〜第3の信号入力
端子それぞれに一端を接続する第1〜第3のトランスフ
ァゲートを設け、入力端を第1及び第3のトランスファ
ゲートの他端と接続し出力端を第2のトランスファゲー
トの他端と接続する第1のインバータ、及び入力端,出
力端を第1のインバータと互いに逆に接続する第2のイ
ンバータを設け、第4の信号入力端子の信号レベルによ
り第1〜第3のトランスファゲートをオン,オフする構
成とし、通常の動作モード時に非使用状態となるコンパ
レータがあるとき、及びテストモード時には第4の信号
入力端子に活性化レベルの信号を印加することにより、
非使用状態,非テスト状態のコンパレータが同相入力状
態,発振状態となるのを回避することができるので、安
定した回路動作が得られ、かつ安定したリーク電流の測
定を行うことができ、歩留りの向上,生産性の向上をは
かることができる効果がある。
コンパレータの入力端と接続する第1〜第3の信号入力
端子それぞれに一端を接続する第1〜第3のトランスフ
ァゲートを設け、入力端を第1及び第3のトランスファ
ゲートの他端と接続し出力端を第2のトランスファゲー
トの他端と接続する第1のインバータ、及び入力端,出
力端を第1のインバータと互いに逆に接続する第2のイ
ンバータを設け、第4の信号入力端子の信号レベルによ
り第1〜第3のトランスファゲートをオン,オフする構
成とし、通常の動作モード時に非使用状態となるコンパ
レータがあるとき、及びテストモード時には第4の信号
入力端子に活性化レベルの信号を印加することにより、
非使用状態,非テスト状態のコンパレータが同相入力状
態,発振状態となるのを回避することができるので、安
定した回路動作が得られ、かつ安定したリーク電流の測
定を行うことができ、歩留りの向上,生産性の向上をは
かることができる効果がある。
【図1】本発明の半導体集積回路の一実施例及びこの半
導体集積回路のテスト方法を説明するためのLSIテス
タを含む回路図である。
導体集積回路のテスト方法を説明するためのLSIテス
タを含む回路図である。
【図2】従来の半導体集積回路の一例及びこの半導体集
積回路のテスト方法を説明するためのLSIテスタを含
む回路図である。
積回路のテスト方法を説明するためのLSIテスタを含
む回路図である。
1,2 コンパレータ 21 テストピンフォースドライバ 100,100x 半導体集積回路 200,200x LSIテスタ A21 電流計 BA1 バッファ増幅器 E21 直流電源 IV1,IV2 インバータ LD21,LD22 テストレベルドライバ R1 抵抗 TG1〜TG3 トランスファゲート
Claims (3)
- 【請求項1】 第1及び第2の入力端のうちの一方を第
1の信号入力端子と接続し他方を第2の信号入力端子と
接続してこれら第1及び第2の信号入力端子の信号レベ
ルを比較する第1のコンパレータと、第1及び第2の入
力端のうちの一方を前記第2の信号入力端子と接続し他
方を第3の信号入力端子と接続してこれら第2及び第3
の信号入力端子の信号レベルを比較する第2のコンパレ
ータと、一端を前記第1〜第3の信号入力端子それぞれ
と対応接続し第4の信号入力端子の信号の活性化レベル
に応答してオン状態となる第1〜第3のトランスファゲ
ートと、入力端を前記第1及び第3のトランスファゲー
トの他端と接続し出力端を前記第2のトランスファゲー
トの他端と接続する第1のインバータと、入力端及び出
力端をこの第1のインバータと互いに逆に接続する第2
のインバータと、一端を前記第4の信号入力端子と接続
しこの第4の信号入力端子が無信号状態のとき前記第1
〜第3のトランスファゲートをオフ状態とする抵抗素子
とを有することを特徴とする半導体集積回路。 - 【請求項2】 第1及び第2の入力端のうちの一方を第
1の信号入力端子と接続し他方を第2の信号入力端子と
接続してこれら第1及び第2の信号入力端子の信号レベ
ルを比較する第1のコンパレータと、第1及び第2の入
力端のうちの一方を前記第2の信号入力端子と接続し他
方を第3の信号入力端子と接続してこれら第2及び第3
の信号入力端子の信号レベルを比較する第2のコンパレ
ータと、一端を前記第1〜第3の信号入力端子それぞれ
と対応接続し第4の信号入力端子の信号の活性化レベル
に応答してオン状態となる第1〜第3のトランスファゲ
ートと、入力端を前記第1及び第3のトランスファゲー
トの他端と接続し出力端を前記第2のトランスファゲー
トの他端と接続する第1のインバータと、入力端及び出
力端をこの第1のインバータと互いに逆に接続する第2
のインバータと、一端を前記第4の信号入力端子と接続
しこの第4の信号入力端子が無信号状態のとき前記第1
〜第3のトランスファゲートをオフ状態とする抵抗素子
とを有する半導体集積回路の前記第4の信号入力端子に
活性化レベルの信号を入力する手順と、続いて前記第2
の信号入力端子に高レベル及び低レベルのうちの一方の
レベルの信号を入力する手順と、前記第1及び第3の信
号入力端子のうちの一方の信号入力端子に高レベル及び
低レベルのうちの他方のレベルの信号を入力する手順
と、続いて前記第1乃至第3の信号入力端子のうちの1
つ又は複数の信号入力端子に流れるリーク電流を測定す
る手順とを含むことを特徴とする半導体集積回路のテス
ト方法。 - 【請求項3】 前記第1及び前記第2のコンパレータの
うちに非使用状態のコンパレータがあるとき、前記第4
の信号入力端子に活性化レベルの信号が印加される請求
項1記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7103740A JP2743864B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体集積回路及びそのテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7103740A JP2743864B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体集積回路及びそのテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08297154A JPH08297154A (ja) | 1996-11-12 |
JP2743864B2 true JP2743864B2 (ja) | 1998-04-22 |
Family
ID=14362019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7103740A Expired - Lifetime JP2743864B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体集積回路及びそのテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2743864B2 (ja) |
-
1995
- 1995-04-27 JP JP7103740A patent/JP2743864B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08297154A (ja) | 1996-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02268281A (ja) | 多数ピン集積回路の試験方法及び試験装置 | |
TW200411199A (en) | Interface circuit | |
US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
JP3119335B2 (ja) | Ic試験装置 | |
EP0838689A2 (en) | Test of circuits with Schmitt inputs | |
JP2743864B2 (ja) | 半導体集積回路及びそのテスト方法 | |
KR100362070B1 (ko) | 풀링저항기가제공된접속부들을테스트하기위한장치 | |
JPH10240560A (ja) | 波形信号処理装置 | |
JP3339479B2 (ja) | クロック制御回路および方法 | |
US6949946B1 (en) | Integrated semiconductor circuit and method for functional testing of pad cells | |
JPH11326441A (ja) | 半導体試験装置 | |
JP3123444B2 (ja) | Ic試験装置 | |
JP3524450B2 (ja) | 集積回路およびその評価方法 | |
JP2000258490A (ja) | デバイステストシステム | |
US6605966B1 (en) | Apparatus and method for testing crossover voltage of differential signals | |
JP2004361111A (ja) | 半導体試験装置および半導体集積回路の試験方法 | |
JP3025551B2 (ja) | 直流特性試験回路 | |
JPH07109844B2 (ja) | 半導体集積回路 | |
JPH10148659A (ja) | キャパシタ充電回路を持つ検査用基板及びこれを用いた集積回路素子の検査方法 | |
JPS62237367A (ja) | ハイ・インピ−ダンス機能素子を備えた論理回路の測定装置 | |
JPH11281711A (ja) | 試験装置 | |
JP2996989B2 (ja) | Icテスターのピン電流測定回路及びその基板 | |
JPH04172273A (ja) | 半導体集積回路 | |
JPH0484782A (ja) | テスト回路 | |
JPH0566247A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980106 |