JP2743864B2 - 半導体集積回路及びそのテスト方法 - Google Patents
半導体集積回路及びそのテスト方法Info
- Publication number
- JP2743864B2 JP2743864B2 JP7103740A JP10374095A JP2743864B2 JP 2743864 B2 JP2743864 B2 JP 2743864B2 JP 7103740 A JP7103740 A JP 7103740A JP 10374095 A JP10374095 A JP 10374095A JP 2743864 B2 JP2743864 B2 JP 2743864B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- signal input
- signal
- input terminals
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路及びその
テスト方法に関し、特に信号入力端子と接続する２つの
入力端のうちの１つを互いに共通接続する複数のコンパ
レータを備えた半導体集積回路及びそのテスト方法に関
する。
テスト方法に関し、特に信号入力端子と接続する２つの
入力端のうちの１つを互いに共通接続する複数のコンパ
レータを備えた半導体集積回路及びそのテスト方法に関
する。
【０００２】
【従来の技術】特殊用途向けの半導体集積回路（ＡＳＩ
Ｃ）などでは、その用途に応じて回路が構成されるた
め、品種が極めて多くなる。このような半導体集積回路
の中には、２つの入力端それぞれを信号入力端子と接続
し、これら２つの入力端のうちの１つを互いに共通接続
する複数のコンパレータを備えた構成のものもある。
Ｃ）などでは、その用途に応じて回路が構成されるた
め、品種が極めて多くなる。このような半導体集積回路
の中には、２つの入力端それぞれを信号入力端子と接続
し、これら２つの入力端のうちの１つを互いに共通接続
する複数のコンパレータを備えた構成のものもある。
【０００３】このような構成の従来の半導体集積回路及
びこの半導体集積回路のテスト方法を説明するためのＬ
ＳＩテスタを含む回路図を図２に示す。
びこの半導体集積回路のテスト方法を説明するためのＬ
ＳＩテスタを含む回路図を図２に示す。
【０００４】この半導体集積回路１００ｘは、２つの入
力端のうちの一方（例えば（＋）側入力端）を第１の信
号入力端子ＴＭ１と接続し他方（（−）側入力端）を第
２の信号入力端子ＴＭ２と接続してこれら信号入力端子
ＴＭ１，ＴＭ２の信号レベルを比較する第１のコンパレ
ータ１と、２つの入力端のうちの一方（例えば（＋）側
入力端）を第２の信号入力端子ＴＭ２と接続し他方
（（−）側入力端）を第３の信号入力端子ＴＭ３と接続
してこれら信号入力端子ＴＭ２，ＴＭ３の信号レベルを
比較する第２のコンパレータ２とを有する構成になって
いる。
力端のうちの一方（例えば（＋）側入力端）を第１の信
号入力端子ＴＭ１と接続し他方（（−）側入力端）を第
２の信号入力端子ＴＭ２と接続してこれら信号入力端子
ＴＭ１，ＴＭ２の信号レベルを比較する第１のコンパレ
ータ１と、２つの入力端のうちの一方（例えば（＋）側
入力端）を第２の信号入力端子ＴＭ２と接続し他方
（（−）側入力端）を第３の信号入力端子ＴＭ３と接続
してこれら信号入力端子ＴＭ２，ＴＭ３の信号レベルを
比較する第２のコンパレータ２とを有する構成になって
いる。
【０００５】この半導体集積回路１００ｘのコンパレー
タ１，２の入力側のリーク電流を測定する場合（テスト
モード）、ＬＳＩテスタ２００ｘを用い、まず信号入力
端子ＴＭ１にＬＳＩテスタ２００ｘのテスタレベルドラ
イバＬＤ２１から高レベルの信号を印加し、信号入力端
子ＴＭ２にＬＳＩテスタ２００ｘのテストピンフォース
ドライバ２１（直流電源Ｅ２１及び電流計Ａ２１を含
む）から低レベルの信号を印加する。そして、テストピ
ンフォースドライバ２１の電流計Ａ２１で、信号入力端
子ＴＭ２に流れる電流を測定することにより、コンパレ
ータ１の（−）側入力端に流れるリーク電流を測定す
る。
タ１，２の入力側のリーク電流を測定する場合（テスト
モード）、ＬＳＩテスタ２００ｘを用い、まず信号入力
端子ＴＭ１にＬＳＩテスタ２００ｘのテスタレベルドラ
イバＬＤ２１から高レベルの信号を印加し、信号入力端
子ＴＭ２にＬＳＩテスタ２００ｘのテストピンフォース
ドライバ２１（直流電源Ｅ２１及び電流計Ａ２１を含
む）から低レベルの信号を印加する。そして、テストピ
ンフォースドライバ２１の電流計Ａ２１で、信号入力端
子ＴＭ２に流れる電流を測定することにより、コンパレ
ータ１の（−）側入力端に流れるリーク電流を測定す
る。
【０００６】また、信号入力端子ＴＭ１，ＴＭ２に印加
される信号のレベルを逆にしてコンパレータ１の（−）
側入力端に流れるリーク電流を測定する。更に、同様の
測定を、コンパレータ１の（＋）側入力端に対して行
う。
される信号のレベルを逆にしてコンパレータ１の（−）
側入力端に流れるリーク電流を測定する。更に、同様の
測定を、コンパレータ１の（＋）側入力端に対して行
う。
【０００７】また、コンパレータ２の（＋）側入力端
子，（−）側入力端子に対しても、同様にしてリーク電
流を測定する。
子，（−）側入力端子に対しても、同様にしてリーク電
流を測定する。
【０００８】一方のコンパレータ（例えば１）のリーク
電流を測定しているときには、一方のコンパレータ
（１）の入力端と共通接続されていない方の他方のコン
パレータ（２）の入力端（−）は解放状態（無信号状
態）か、高レベル及び低レベルのうちの一方の信号が固
定的に印加された状態となっている。
電流を測定しているときには、一方のコンパレータ
（１）の入力端と共通接続されていない方の他方のコン
パレータ（２）の入力端（−）は解放状態（無信号状
態）か、高レベル及び低レベルのうちの一方の信号が固
定的に印加された状態となっている。
【０００９】また、通常の使用モード（以下、実使用モ
ードという）においても、２つのコンパレータのうち一
方を全く使用しない場合や、特定の期間のみ本来のコン
パレータとして使用し、他の期間では使用しない場合も
ある（以下、非使用状態という）。このような場合に
も、非使用状態のコンパレータの他方のコンパレータと
共通接続していない方の入力端は、解放状態か、高レベ
ル、低レベルのうちの一方に固定されている。
ードという）においても、２つのコンパレータのうち一
方を全く使用しない場合や、特定の期間のみ本来のコン
パレータとして使用し、他の期間では使用しない場合も
ある（以下、非使用状態という）。このような場合に
も、非使用状態のコンパレータの他方のコンパレータと
共通接続していない方の入力端は、解放状態か、高レベ
ル、低レベルのうちの一方に固定されている。
【００１０】
【発明が解決しようとする課題】この従来の半導体集積
回路では、一方のコンパレータのリーク電流を測定する
ときの他方のコンパレータ（非テスト状態のコンパレー
タ）の共通接続されていない方の入力端、及び実使用モ
ードにおける非使用状態のコンパレータの共通接続され
ていない方の入力端は、解放状態か、高レベル及び低レ
ベルのうちの一方が固定的に印加された状態となってい
るので、解放状態の場合にはそのレベルが安定せず高レ
ベル，定レベルになることもあり、何れの場合でも非テ
スト状態，非使用状態のコンパレータは同相入力状態と
なる。また、第１〜第３の信号入力端子が無信号状態と
なることもあり、この場合は２つのコンパレータが同相
入力状態となる。
回路では、一方のコンパレータのリーク電流を測定する
ときの他方のコンパレータ（非テスト状態のコンパレー
タ）の共通接続されていない方の入力端、及び実使用モ
ードにおける非使用状態のコンパレータの共通接続され
ていない方の入力端は、解放状態か、高レベル及び低レ
ベルのうちの一方が固定的に印加された状態となってい
るので、解放状態の場合にはそのレベルが安定せず高レ
ベル，定レベルになることもあり、何れの場合でも非テ
スト状態，非使用状態のコンパレータは同相入力状態と
なる。また、第１〜第３の信号入力端子が無信号状態と
なることもあり、この場合は２つのコンパレータが同相
入力状態となる。
【００１１】同相入力状態となったコンパレータは、微
小レベルのノイズでもその影響を受け、連続動作状態と
なって発振状態に至る。一旦発振状態になると、電源供
給端・接地電位線間に大きな電流が流れて他の回路に影
響を及ぼし、安定した回路動作が得られなくなり、また
安定したリーク電流の測定ができなくなって歩留りの低
下を招くという問題点がある。
小レベルのノイズでもその影響を受け、連続動作状態と
なって発振状態に至る。一旦発振状態になると、電源供
給端・接地電位線間に大きな電流が流れて他の回路に影
響を及ぼし、安定した回路動作が得られなくなり、また
安定したリーク電流の測定ができなくなって歩留りの低
下を招くという問題点がある。
【００１２】本発明の目的は、テストモード及び実使用
モードにおける非テスト状態，非使用状態のコンパレー
タの同相入力状態，発振状態となるのを防止して安定し
たリーク電流の測定ができ、かつ安定した回路動作が得
られるようにし、歩留りの向上，生産性の向上をはかる
ことができる半導体集積回路及びそのテスト方法を提供
することにある。
モードにおける非テスト状態，非使用状態のコンパレー
タの同相入力状態，発振状態となるのを防止して安定し
たリーク電流の測定ができ、かつ安定した回路動作が得
られるようにし、歩留りの向上，生産性の向上をはかる
ことができる半導体集積回路及びそのテスト方法を提供
することにある。
【００１３】
【課題を解決するための手段】本発明の半導体集積回路
は、第１及び第２の入力端のうちの一方を第１の信号入
力端子と接続し他方を第２の信号入力端子と接続してこ
れら第１及び第２の信号入力端子の信号レベルを比較す
る第１のコンパレータと、第１及び第２の入力端のうち
の一方を前記第２の信号入力端子と接続し他方を第３の
信号入力端子と接続してこれら第２及び第３の信号入力
端子の信号レベルを比較する第２のコンパレータと、一
端を前記第１〜第３の信号入力端子それぞれと対応接続
し第４の信号入力端子の信号の活性化レベルに応答して
オン状態となる第１〜第３のトランスファゲートと、入
力端を前記第１及び第３のトランスファゲートの他端と
接続し出力端を前記第２のトランスファゲートの他端と
接続する第１のインバータと、入力端及び出力端をこの
第１のインバータと互いに逆に接続する第２のインバー
タと、一端を前記第４の信号入力端子と接続しこの第４
の信号入力端子が無信号状態のとき前記第１〜第３のト
ランスファゲートをオフ状態とする抵抗素子とを有して
いる。
は、第１及び第２の入力端のうちの一方を第１の信号入
力端子と接続し他方を第２の信号入力端子と接続してこ
れら第１及び第２の信号入力端子の信号レベルを比較す
る第１のコンパレータと、第１及び第２の入力端のうち
の一方を前記第２の信号入力端子と接続し他方を第３の
信号入力端子と接続してこれら第２及び第３の信号入力
端子の信号レベルを比較する第２のコンパレータと、一
端を前記第１〜第３の信号入力端子それぞれと対応接続
し第４の信号入力端子の信号の活性化レベルに応答して
オン状態となる第１〜第３のトランスファゲートと、入
力端を前記第１及び第３のトランスファゲートの他端と
接続し出力端を前記第２のトランスファゲートの他端と
接続する第１のインバータと、入力端及び出力端をこの
第１のインバータと互いに逆に接続する第２のインバー
タと、一端を前記第４の信号入力端子と接続しこの第４
の信号入力端子が無信号状態のとき前記第１〜第３のト
ランスファゲートをオフ状態とする抵抗素子とを有して
いる。
【００１４】また、第１及び第２のコンパレータのうち
に非使用状態のコンパレータがあるとき、第４の信号入
力端子に活性化レベルの信号が印加される。
に非使用状態のコンパレータがあるとき、第４の信号入
力端子に活性化レベルの信号が印加される。
【００１５】本発明の半導体集積回路のテスト方法は、
第１及び第２の入力端のうちの一方を第１の信号入力端
子と接続し他方を第２の信号入力端子と接続してこれら
第１及び第２の信号入力端子の信号レベルを比較する第
１のコンパレータと、第１及び第２の入力端のうちの一
方を前記第２の信号入力端子と接続し他方を第３の信号
入力端子と接続してこれら第２及び第３の信号入力端子
の信号レベルを比較する第２のコンパレータと、一端を
前記第１〜第３の信号入力端子それぞれと対応接続し第
４の信号入力端子の信号の活性化レベルに応答してオン
状態となる第１〜第３のトランスファゲートと、入力端
を前記第１及び第３のトランスファゲートの他端と接続
し出力端を前記第２のトランスファゲートの他端と接続
する第１のインバータと、入力端及び出力端をこの第１
のインバータと互いに逆に接続する第２のインバータ
と、一端を前記第４の信号入力端子と接続しこの第４の
信号入力端子が無信号状態のとき前記第１〜第３のトラ
ンスファゲートをオフ状態とする抵抗素子とを有する半
導体集積回路の前記第４の信号入力端子に活性化レベル
の信号を入力する手順と、続いて前記第２の信号入力端
子に高レベル及び低レベルのうちの一方のレベルの信号
を入力する手順と、前記第１及び第３の信号入力端子の
うちの一方の信号入力端子に高レベル及び低レベルのう
ちの他方のレベルの信号を入力する手順と、続いて前記
第１乃至第３の信号入力端子のうちの１つ又は複数の信
号入力端子に流れるリーク電流を測定する手順とを含ん
で構成される。
第１及び第２の入力端のうちの一方を第１の信号入力端
子と接続し他方を第２の信号入力端子と接続してこれら
第１及び第２の信号入力端子の信号レベルを比較する第
１のコンパレータと、第１及び第２の入力端のうちの一
方を前記第２の信号入力端子と接続し他方を第３の信号
入力端子と接続してこれら第２及び第３の信号入力端子
の信号レベルを比較する第２のコンパレータと、一端を
前記第１〜第３の信号入力端子それぞれと対応接続し第
４の信号入力端子の信号の活性化レベルに応答してオン
状態となる第１〜第３のトランスファゲートと、入力端
を前記第１及び第３のトランスファゲートの他端と接続
し出力端を前記第２のトランスファゲートの他端と接続
する第１のインバータと、入力端及び出力端をこの第１
のインバータと互いに逆に接続する第２のインバータ
と、一端を前記第４の信号入力端子と接続しこの第４の
信号入力端子が無信号状態のとき前記第１〜第３のトラ
ンスファゲートをオフ状態とする抵抗素子とを有する半
導体集積回路の前記第４の信号入力端子に活性化レベル
の信号を入力する手順と、続いて前記第２の信号入力端
子に高レベル及び低レベルのうちの一方のレベルの信号
を入力する手順と、前記第１及び第３の信号入力端子の
うちの一方の信号入力端子に高レベル及び低レベルのう
ちの他方のレベルの信号を入力する手順と、続いて前記
第１乃至第３の信号入力端子のうちの１つ又は複数の信
号入力端子に流れるリーク電流を測定する手順とを含ん
で構成される。
【００１６】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１７】図１は本発明の半導体集積回路の一実施例
及びこの半導体集積回路のテスト方法を説明するための
ＬＳＩテスタを含む回路図である。
及びこの半導体集積回路のテスト方法を説明するための
ＬＳＩテスタを含む回路図である。
【００１８】この半導体集積回路１００は、第１及び第
２の入力端のうちの一方（＋）を第１の信号入力端子Ｔ
Ｍ１と接続し他方（−）を第２の信号入力端子ＴＭ２と
接してこれら信号入力端子ＴＭ１，ＴＭ２の信号レベル
を比較する第１のコンパレータ１と、第１及び第２の入
力端のうちの一方（＋）を第２の信号入力端子ＴＭ２と
接続し他方（−）を第３の信号入力端子ＴＭ３と接続し
てこれら信号入力端子ＴＭ２，ＴＭ３の信号レベルを比
較する第２のコンパレータ２と、第４の信号入力端子Ｔ
Ｍ４の信号をバッファ増幅するバッファ増幅器ＢＡ１
と、一端を第１〜第３の信号入力端子ＴＭ１〜ＴＭ３そ
れぞれと対応接続しバッファ増幅器ＢＡ１を通してゲー
トに入力される第４の信号入力端子ＴＭ４の信号の活性
化レベルに応答してオン状態となる第１〜第３のトラン
スファゲートＴＧ１〜ＴＧ３と、入力端を第１及び第３
のトランスファゲートＴＧ１，ＴＧ３の他端と接続し出
力端を第２のトランスファゲートＴＧ２の他端と接続す
る第１のインバータＩＶ１と、入力端及び出力端をこの
第１のインバータＩＶ１と互いに逆に接続する第２のイ
ンバータＩＶ２と、一端を第４の信号入力端子ＴＭ４と
接続し他端を接地電位点と接続してこの第４の信号入力
端子ＴＭ４が無信号状態のとき第１〜第３のトランスフ
ァゲートＴＧ１〜ＴＧ３をオフ状態とする抵抗Ｒ１とを
有する構成となっている。
２の入力端のうちの一方（＋）を第１の信号入力端子Ｔ
Ｍ１と接続し他方（−）を第２の信号入力端子ＴＭ２と
接してこれら信号入力端子ＴＭ１，ＴＭ２の信号レベル
を比較する第１のコンパレータ１と、第１及び第２の入
力端のうちの一方（＋）を第２の信号入力端子ＴＭ２と
接続し他方（−）を第３の信号入力端子ＴＭ３と接続し
てこれら信号入力端子ＴＭ２，ＴＭ３の信号レベルを比
較する第２のコンパレータ２と、第４の信号入力端子Ｔ
Ｍ４の信号をバッファ増幅するバッファ増幅器ＢＡ１
と、一端を第１〜第３の信号入力端子ＴＭ１〜ＴＭ３そ
れぞれと対応接続しバッファ増幅器ＢＡ１を通してゲー
トに入力される第４の信号入力端子ＴＭ４の信号の活性
化レベルに応答してオン状態となる第１〜第３のトラン
スファゲートＴＧ１〜ＴＧ３と、入力端を第１及び第３
のトランスファゲートＴＧ１，ＴＧ３の他端と接続し出
力端を第２のトランスファゲートＴＧ２の他端と接続す
る第１のインバータＩＶ１と、入力端及び出力端をこの
第１のインバータＩＶ１と互いに逆に接続する第２のイ
ンバータＩＶ２と、一端を第４の信号入力端子ＴＭ４と
接続し他端を接地電位点と接続してこの第４の信号入力
端子ＴＭ４が無信号状態のとき第１〜第３のトランスフ
ァゲートＴＧ１〜ＴＧ３をオフ状態とする抵抗Ｒ１とを
有する構成となっている。
【００１９】次に、この実施例の動作について説明す
る。
る。
【００２０】まず、通常の使用モード（実使用モード）
時には、第４の信号入力端子ＴＭ４を無信号状態（信号
入力なし）とし、この信号入力端子ＴＭ４の電位を抵抗
Ｒ１によりプルダウンして接地電位レベルとする。この
結果、トランスファゲートＴＧ１〜ＴＧ３がオフ状態と
なり、この半導体集積回路１００は２つのコンパレータ
１，２の入力端が第１〜第３の信号入力端子ＴＭ１〜Ｔ
Ｍ３に接続された従来例と同様の構成となり、この２つ
のコンパレータ１，２により、第１〜第３の信号入力端
子ＴＭ１〜ＴＭ３に入力される信号のレベルが比較され
る。
時には、第４の信号入力端子ＴＭ４を無信号状態（信号
入力なし）とし、この信号入力端子ＴＭ４の電位を抵抗
Ｒ１によりプルダウンして接地電位レベルとする。この
結果、トランスファゲートＴＧ１〜ＴＧ３がオフ状態と
なり、この半導体集積回路１００は２つのコンパレータ
１，２の入力端が第１〜第３の信号入力端子ＴＭ１〜Ｔ
Ｍ３に接続された従来例と同様の構成となり、この２つ
のコンパレータ１，２により、第１〜第３の信号入力端
子ＴＭ１〜ＴＭ３に入力される信号のレベルが比較され
る。
【００２１】この状態は従来例と変るところはないが、
この実施例（本発明）が従来例と相違しているところ
は、例えば、第３の信号入力端子ＴＭ３に信号の入力が
なく無信号状態となってコンパレータ２が本来のコンパ
レータとして使用しない状態となった場合や全く使用し
ない場合（非使用状態）には、コンパレータ２は、従来
例では、第３の信号入力端子ＴＭ３の信号レベルが不定
であるので、第２の信号入力端子ＴＭ２の信号レベルに
よっては同相入力状態となり、発振状態となってコンパ
レータ１や他の回路の動作が不安定になるが、この実施
例（本発明）では、このような非使用状態のときには、
第４の信号入力端子ＴＭ４に活性化レベルの信号を印加
することによりトランスファゲートＴＧ１〜ＴＧ３をオ
ン状態にし、第１の信号入力端子ＴＭ１の信号レベルを
第３の信号入力端子ＴＭ３に伝達してコンパレータ２の
同相入力状態を回避し、コパレータ１や他の回路の動作
が常に安定したものとなるようにしたものである。更
に、第１〜第３の信号入力端子ＴＭ１〜ＴＭ３全てが無
信号状態となることもありうるので、この場合には２つ
のコンパレータ１，２とも同相入力状態となりうる。こ
のような状態を回避するため、本発明では２つのインバ
ータＩＶ１，ＩＶ２による信号保持回路が設けられてい
る。すなわち、信号入力端子ＴＭ１〜ＴＭ３全てが無信
号状態の場合、インバータＩＶ１の出力を仮に高レベル
とすると、信号保持回路は信号入力端子ＴＭ２を高レベ
ルに、信号入力端子ＴＭ１，３を低レベルに保持し続
け、逆にインバータＩＶ１の出力を低レベルとすると、
信号保持回路は信号入力端子ＴＭ２を低レベルに、信号
入力端子ＴＭ１，３を高レベルに保持し続け、いずれの
場合も、２つのコンパレータ１，２が同相入力状態とな
ることはない。
この実施例（本発明）が従来例と相違しているところ
は、例えば、第３の信号入力端子ＴＭ３に信号の入力が
なく無信号状態となってコンパレータ２が本来のコンパ
レータとして使用しない状態となった場合や全く使用し
ない場合（非使用状態）には、コンパレータ２は、従来
例では、第３の信号入力端子ＴＭ３の信号レベルが不定
であるので、第２の信号入力端子ＴＭ２の信号レベルに
よっては同相入力状態となり、発振状態となってコンパ
レータ１や他の回路の動作が不安定になるが、この実施
例（本発明）では、このような非使用状態のときには、
第４の信号入力端子ＴＭ４に活性化レベルの信号を印加
することによりトランスファゲートＴＧ１〜ＴＧ３をオ
ン状態にし、第１の信号入力端子ＴＭ１の信号レベルを
第３の信号入力端子ＴＭ３に伝達してコンパレータ２の
同相入力状態を回避し、コパレータ１や他の回路の動作
が常に安定したものとなるようにしたものである。更
に、第１〜第３の信号入力端子ＴＭ１〜ＴＭ３全てが無
信号状態となることもありうるので、この場合には２つ
のコンパレータ１，２とも同相入力状態となりうる。こ
のような状態を回避するため、本発明では２つのインバ
ータＩＶ１，ＩＶ２による信号保持回路が設けられてい
る。すなわち、信号入力端子ＴＭ１〜ＴＭ３全てが無信
号状態の場合、インバータＩＶ１の出力を仮に高レベル
とすると、信号保持回路は信号入力端子ＴＭ２を高レベ
ルに、信号入力端子ＴＭ１，３を低レベルに保持し続
け、逆にインバータＩＶ１の出力を低レベルとすると、
信号保持回路は信号入力端子ＴＭ２を低レベルに、信号
入力端子ＴＭ１，３を高レベルに保持し続け、いずれの
場合も、２つのコンパレータ１，２が同相入力状態とな
ることはない。
【００２２】次に、コンパレータ１，２の入力端のリー
ク電流を測定するテストモード時の動作及びテスト方法
について説明する。
ク電流を測定するテストモード時の動作及びテスト方法
について説明する。
【００２３】テストモード時には、まず、第４の信号入
力端子ＴＭ４に、ＬＳＩテスタ２００のテストレベルド
ライバＬＤ２２から活性化レベル（高レベル）の信号を
印加する。次に、例えば、第１の信号入力端子ＴＭ１に
ＬＳＩテスタ２００のテストレベルドライバＬＤ２１か
ら高レベル，低レベルのうちの一方（例えば高レベル）
の信号を、第２の信号入力端子ＴＭ２にテストピンフォ
ースドライバ２１から高レベル，低レベルのうちの他方
（低レベル）の信号をそれぞれ印加する。そして、テス
トピンフォースドライバ２１の電流計Ａ１によりコンパ
レータ（１）の入力端のリーク電流を測定する。
力端子ＴＭ４に、ＬＳＩテスタ２００のテストレベルド
ライバＬＤ２２から活性化レベル（高レベル）の信号を
印加する。次に、例えば、第１の信号入力端子ＴＭ１に
ＬＳＩテスタ２００のテストレベルドライバＬＤ２１か
ら高レベル，低レベルのうちの一方（例えば高レベル）
の信号を、第２の信号入力端子ＴＭ２にテストピンフォ
ースドライバ２１から高レベル，低レベルのうちの他方
（低レベル）の信号をそれぞれ印加する。そして、テス
トピンフォースドライバ２１の電流計Ａ１によりコンパ
レータ（１）の入力端のリーク電流を測定する。
【００２４】このリーク電流の測定は、信号入力端子に
印加される信号のレベルを変え、また、測定する信号入
力端子を変えて行われる。
印加される信号のレベルを変え、また、測定する信号入
力端子を変えて行われる。
【００２５】このテストモードにおいて、２つのコンパ
レータのうちの１つのコンパレータ（例えば１）のリー
ク電流を測定しているとき、この１つのコンパレータ
（１）とは別のコンパレータ（２）の入力端と接続する
信号入力端子（ＴＭ３）には信号が印加されず無信号状
態（解放状態）となっている。しかし、第４の信号入力
端子ＴＭ４に活性化レベルの信号が印加されていてトラ
ンスファゲートＴＧ１〜ＴＧ３がオン状態となってお
り、この信号入力端子及びこれを接続するコンパレータ
（２）の入力端には他の信号入力端子（ＴＭ１）に印加
された信号が伝達されるので、このコンパレータ（２）
が同相入力状態，発振状態となることはなく、従って、
コンパレータ（１）のリーク電流の測定を安定して行う
ことができる。
レータのうちの１つのコンパレータ（例えば１）のリー
ク電流を測定しているとき、この１つのコンパレータ
（１）とは別のコンパレータ（２）の入力端と接続する
信号入力端子（ＴＭ３）には信号が印加されず無信号状
態（解放状態）となっている。しかし、第４の信号入力
端子ＴＭ４に活性化レベルの信号が印加されていてトラ
ンスファゲートＴＧ１〜ＴＧ３がオン状態となってお
り、この信号入力端子及びこれを接続するコンパレータ
（２）の入力端には他の信号入力端子（ＴＭ１）に印加
された信号が伝達されるので、このコンパレータ（２）
が同相入力状態，発振状態となることはなく、従って、
コンパレータ（１）のリーク電流の測定を安定して行う
ことができる。
【００２６】
【発明の効果】以上説明した本発明は、第１及び第２の
コンパレータの入力端と接続する第１〜第３の信号入力
端子それぞれに一端を接続する第１〜第３のトランスフ
ァゲートを設け、入力端を第１及び第３のトランスファ
ゲートの他端と接続し出力端を第２のトランスファゲー
トの他端と接続する第１のインバータ、及び入力端，出
力端を第１のインバータと互いに逆に接続する第２のイ
ンバータを設け、第４の信号入力端子の信号レベルによ
り第１〜第３のトランスファゲートをオン，オフする構
成とし、通常の動作モード時に非使用状態となるコンパ
レータがあるとき、及びテストモード時には第４の信号
入力端子に活性化レベルの信号を印加することにより、
非使用状態，非テスト状態のコンパレータが同相入力状
態，発振状態となるのを回避することができるので、安
定した回路動作が得られ、かつ安定したリーク電流の測
定を行うことができ、歩留りの向上，生産性の向上をは
かることができる効果がある。
コンパレータの入力端と接続する第１〜第３の信号入力
端子それぞれに一端を接続する第１〜第３のトランスフ
ァゲートを設け、入力端を第１及び第３のトランスファ
ゲートの他端と接続し出力端を第２のトランスファゲー
トの他端と接続する第１のインバータ、及び入力端，出
力端を第１のインバータと互いに逆に接続する第２のイ
ンバータを設け、第４の信号入力端子の信号レベルによ
り第１〜第３のトランスファゲートをオン，オフする構
成とし、通常の動作モード時に非使用状態となるコンパ
レータがあるとき、及びテストモード時には第４の信号
入力端子に活性化レベルの信号を印加することにより、
非使用状態，非テスト状態のコンパレータが同相入力状
態，発振状態となるのを回避することができるので、安
定した回路動作が得られ、かつ安定したリーク電流の測
定を行うことができ、歩留りの向上，生産性の向上をは
かることができる効果がある。
【図１】本発明の半導体集積回路の一実施例及びこの半
導体集積回路のテスト方法を説明するためのＬＳＩテス
タを含む回路図である。
導体集積回路のテスト方法を説明するためのＬＳＩテス
タを含む回路図である。
【図２】従来の半導体集積回路の一例及びこの半導体集
積回路のテスト方法を説明するためのＬＳＩテスタを含
む回路図である。
積回路のテスト方法を説明するためのＬＳＩテスタを含
む回路図である。
１，２ コンパレータ ２１ テストピンフォースドライバ １００，１００ｘ 半導体集積回路 ２００，２００ｘ ＬＳＩテスタ Ａ２１ 電流計 ＢＡ１ バッファ増幅器 Ｅ２１ 直流電源 ＩＶ１，ＩＶ２ インバータ ＬＤ２１，ＬＤ２２ テストレベルドライバ Ｒ１ 抵抗 ＴＧ１〜ＴＧ３ トランスファゲート
Claims (3)
- 【請求項１】 第１及び第２の入力端のうちの一方を第
１の信号入力端子と接続し他方を第２の信号入力端子と
接続してこれら第１及び第２の信号入力端子の信号レベ
ルを比較する第１のコンパレータと、第１及び第２の入
力端のうちの一方を前記第２の信号入力端子と接続し他
方を第３の信号入力端子と接続してこれら第２及び第３
の信号入力端子の信号レベルを比較する第２のコンパレ
ータと、一端を前記第１〜第３の信号入力端子それぞれ
と対応接続し第４の信号入力端子の信号の活性化レベル
に応答してオン状態となる第１〜第３のトランスファゲ
ートと、入力端を前記第１及び第３のトランスファゲー
トの他端と接続し出力端を前記第２のトランスファゲー
トの他端と接続する第１のインバータと、入力端及び出
力端をこの第１のインバータと互いに逆に接続する第２
のインバータと、一端を前記第４の信号入力端子と接続
しこの第４の信号入力端子が無信号状態のとき前記第１
〜第３のトランスファゲートをオフ状態とする抵抗素子
とを有することを特徴とする半導体集積回路。 - 【請求項２】 第１及び第２の入力端のうちの一方を第
１の信号入力端子と接続し他方を第２の信号入力端子と
接続してこれら第１及び第２の信号入力端子の信号レベ
ルを比較する第１のコンパレータと、第１及び第２の入
力端のうちの一方を前記第２の信号入力端子と接続し他
方を第３の信号入力端子と接続してこれら第２及び第３
の信号入力端子の信号レベルを比較する第２のコンパレ
ータと、一端を前記第１〜第３の信号入力端子それぞれ
と対応接続し第４の信号入力端子の信号の活性化レベル
に応答してオン状態となる第１〜第３のトランスファゲ
ートと、入力端を前記第１及び第３のトランスファゲー
トの他端と接続し出力端を前記第２のトランスファゲー
トの他端と接続する第１のインバータと、入力端及び出
力端をこの第１のインバータと互いに逆に接続する第２
のインバータと、一端を前記第４の信号入力端子と接続
しこの第４の信号入力端子が無信号状態のとき前記第１
〜第３のトランスファゲートをオフ状態とする抵抗素子
とを有する半導体集積回路の前記第４の信号入力端子に
活性化レベルの信号を入力する手順と、続いて前記第２
の信号入力端子に高レベル及び低レベルのうちの一方の
レベルの信号を入力する手順と、前記第１及び第３の信
号入力端子のうちの一方の信号入力端子に高レベル及び
低レベルのうちの他方のレベルの信号を入力する手順
と、続いて前記第１乃至第３の信号入力端子のうちの１
つ又は複数の信号入力端子に流れるリーク電流を測定す
る手順とを含むことを特徴とする半導体集積回路のテス
ト方法。 - 【請求項３】 前記第１及び前記第２のコンパレータの
うちに非使用状態のコンパレータがあるとき、前記第４
の信号入力端子に活性化レベルの信号が印加される請求
項１記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7103740A JP2743864B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体集積回路及びそのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7103740A JP2743864B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体集積回路及びそのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08297154A JPH08297154A (ja) | 1996-11-12 |
| JP2743864B2 true JP2743864B2 (ja) | 1998-04-22 |
Family
ID=14362019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7103740A Expired - Lifetime JP2743864B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体集積回路及びそのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743864B2 (ja) |
-
1995
- 1995-04-27 JP JP7103740A patent/JP2743864B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08297154A (ja) | 1996-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02268281A (ja) | 多数ピン集積回路の試験方法及び試験装置 | |
| TW200411199A (en) | Interface circuit | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| EP0838689A2 (en) | Test of circuits with Schmitt inputs | |
| JP2743864B2 (ja) | 半導体集積回路及びそのテスト方法 | |
| KR100362070B1 (ko) | 풀링저항기가제공된접속부들을테스트하기위한장치 | |
| JPH10240560A (ja) | 波形信号処理装置 | |
| JP3339479B2 (ja) | クロック制御回路および方法 | |
| US6949946B1 (en) | Integrated semiconductor circuit and method for functional testing of pad cells | |
| JPH11326441A (ja) | 半導体試験装置 | |
| JP3123444B2 (ja) | Ｉｃ試験装置 | |
| JP3524450B2 (ja) | 集積回路およびその評価方法 | |
| JP2000258490A (ja) | デバイステストシステム | |
| US6605966B1 (en) | Apparatus and method for testing crossover voltage of differential signals | |
| JP2004361111A (ja) | 半導体試験装置および半導体集積回路の試験方法 | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JPH07109844B2 (ja) | 半導体集積回路 | |
| JPH10148659A (ja) | キャパシタ充電回路を持つ検査用基板及びこれを用いた集積回路素子の検査方法 | |
| JPS62237367A (ja) | ハイ・インピ−ダンス機能素子を備えた論理回路の測定装置 | |
| JPH11281711A (ja) | 試験装置 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JPH04172273A (ja) | 半導体集積回路 | |
| JPH0484782A (ja) | テスト回路 | |
| JPH0566247A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980106 |