KR100215184B1 - 집적 회로 장치 - Google Patents

집적 회로 장치

Info

Publication number
KR100215184B1
KR100215184B1 KR1019960032487A KR19960032487A KR100215184B1 KR 100215184 B1 KR100215184 B1 KR 100215184B1 KR 1019960032487 A KR1019960032487 A KR 1019960032487A KR 19960032487 A KR19960032487 A KR 19960032487A KR 100215184 B1 KR100215184 B1 KR 100215184B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
input
mode
input terminal
Prior art date
Application number
KR1019960032487A
Other languages
English (en)
Other versions
KR970053279A (ko
Inventor
도시오 와따나베
Original Assignee
쓰지 하루오
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰지 하루오, 샤프 가부시키가이샤 filed Critical 쓰지 하루오
Publication of KR970053279A publication Critical patent/KR970053279A/ko
Application granted granted Critical
Publication of KR100215184B1 publication Critical patent/KR100215184B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31701Arrangements for setting the Unit Under Test [UUT] in a test mode

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적 회로 장치는 전원 공급에 응답하여 오토 클리어 신호를 출력하는 오토 클리어 회로와, 상기 오토 클리어 신호에 기초하여 번인 모드 신호 또는 테스트 모드 신호를 생성하는 한편 리셋 신호 또는 동작 개시 신호에 기초하여 통상 모드 신호를 생성하는 모드 신호 생성 회로와, 입력되는 번인 모드 신호 또는 테스트 모드 신호에 기초하여 번인 설정 또는 테스트 모드 설정을 행하는 한편 입력되는 통상 모드 신호에 기초하여 통상 모드 설정을 행하는 모드 설정 회로를 구비하고 있고, 번인 설정용이나 테스트 모드 설정용으로 특별히 설치된 모드 설정용 입력 단자가 불필요해져서 집적 회로 장치를 사용하는 장치를 제조하는 경우의 설계의 자유도를 향상시킴과 동시에, 장치의 소형화를 실현할 수 있게 되었다.

Description

집적 회로 장치
본 발명은 반도체 집적 회로 장치 등의 집적 회로 장치에 관한 것으로, 더욱 상세하게는 번인(bun]-in) 시험이나 테스트 모드 동작 시험을 행할 때 번인 설정이나 테스트 모드 설정을 실현하는 집적 회로 장치에 관한 것이다.
집적 회로 장치를 제조할 때, 내부 회로 형성 후에 여러가지 시험이 실시된다. 이것은 사용 개시 초기에 발생 빈도가 높은 내부 회로를 미리 검출하여 양호한 제품을 선별하여, 사용 개시 초기의 고장이 실제로 발생하는 것을 미연에 방지하기 위함이다. 이와 같은 시험 예로서 실제의 동작 조건에서 행해지는 시험 이외에 번인시험이나 테스트 모드 동작 시험 등을 들 수 있다.
상기 번인 시험에 따르면, 집적 회로 장치의 내부 회로가 실제로 사용하는 경우와 동일한 동작 조건 하에서 동작되어 그것의 불량 여부가 판단된다. 이에 따라, 집적 회로 장치의 사용 개시 초기의 고장 발생이 미연에 방지된다. 한편, 상기 테스트 모드 동작 시험에 따르면, 실제로 사용하는 경우와는 상이한 동작 조건이나 특별히 구성된 테스트 전용의 내부 회로가 이용되고, 이에 따라 테스트에 요하는 시간이 단축이나 상세한 동작의 시험 등이 가능해진다.
상기 집적 회로 장치에는 전용 모드 설정용 입력 단자가 별도로 마련되어 있다.이 모드 설정용 입력 단자를 통하여 집적 회로 장치의 번인 설정이나 테스트 모드설정이 행해지고, 입력 단자에서 테스트용 신호를 입력하거나 또는 집적 회로 장치의 내부에서 생성된 신호를 이용함으로써 상기의 번인 시험이나 테스트 모드 동작시험이 실시되도록 되어 있다.
도 4는 번인 설정이나 테스트 모드 설정을 실현하기 위한 종래의 집적 회로 장치의구성 예를 도시하고 있다. 도 4에서 참조 번호(41)은 내부 회로, 참조 번호(42)는모드 설정 회로, 참조 번호(43)은 전원 단자, 참조 번호(ㅟ)는 GND(Ground) 단자,참조 번호(45)로 모드 신호(MODE)가 입력되는 모드 설정용 입력 단자, 참조 번호(46)은 동작 클럭(CK) 입력 단자, 참조 번호(47)은 동작 개시 신호 또는 리셋 신호의 입력 단자(SP)를 각각 나타내고 있다.
도 4에 도시한 종래의 집적 회로 장치에 따르면, 상기 전용 모드 설정용 입력 단자(45)(MODE)를 ㄷ(2진 로우 레벨)로 유지함으로써, 번인 설정이나 테스트 모드 설정을 실현하고 있다. 도 4에 있어서 입력 단자(47)는 집적 회로 장치의 동작 개시신호 또는 리셋 신호를 입력하기 위한 단자이다. 이 입력 단자(47)에 소정 기간H(2진 하이 레벨)을 나타내는 펄스 SP 신호가 입력될 때까지의 기간, 상기 집적회로 장치는 부정(不定)의 동작 상태를 나타내는 한편, 입력 단자(47)로의 펄스 SP신호의 입력 이후, 안정한 동작 상태로 이행하여 통상의 동작이 개시되게 된다.도 4에 있어서, 입력·단자(46)는 집적 회로 장치의 동작 클럭(CK)이 입력되는 단자를 나타낸다.
상기 종래의 집적 회로 장치를 동작적으로 동작시키기 위해서는 상기 번인 설정이나 테스트 모드 설정을 해제할 필요가 있다. 이와 같은 설정은 모드 설정용 입력단자(45)(MODE)를 H''로 유지함으로써 해제되고, 그 후 통상 동작에 필요한 신호가 입력되어 집적 회로 장치는 통상적으로 동작하게 된다.
도 5는 도 4에 도시된 상기 종래의 집적 회로 장치의 동작 타이밍을 도시한 것이다. T0의 타이밍에서 모드 설정용 입력 단자(45)(MODE)을 ㄷ로 유지한 상태에서 전원이 투입된다. 모드 설정용 입력 단자(45)(MODE)가 ㄷ로 유지되어 있는 기간은 통상의 동작이 실시되지 않고 번인 동작이나 테스트 모드 동작이 실시된다.
그 후, T1의 타이밍에서 입력 단자(47)(SP)에 소정 기간 H인 펄스 SP 신호, 입력단자(46)(CK)에 동작 클럭(CK)이 각각 입력된다. 그러나, 모드 설정용 입력 단자(45)(MODE)가 L로 유지되고 있으므로 상기 집적 회로 장치는 통상의 동작을 실시하지 않는다. 번인 설정이나 테스트 모드 설정이 여전히 유지된다.
T2의 타이밍에서 모드 설정용 입력 단자(45)(MODE)가 H로 유지되면 상기 집적회로 장치는 통상 동작용 동작 신호의 입력 대기 상태가 된다.
T3의 타이밍에서 입력 단자(47)(SP)에 소정 기간 H인 펄스 SP 신호, 입력 단자(46)(CK)에 동작 클럭(CK)이 각각 입력되면, 상기의 집적 회로 장치는 통상의 동작을 개시하게 된다.
도 5에서.는 T1의 타이밍에서 모드 설정용 입력 단자(45)(MODE)가 L로 유지된채로 입력 단자(47)(SP)에 소정 기간 H의 펄스 SP.신호, 입력 단자(46)(CK)에 동작 클럭(CK)가 각각 입력되지만, 이것은 동작 상태를 가리키기 위한 타이밍을 나타내고 있고, 통상은 모드 설정용 입력 단자(45)(MODE)를 H로 유지하고, 통상 동작모드로 하고 나서 펄스 SP 신호와 동작 클럭(CK)이 각각 입력된다.
상기 종래의 집적 회로 장치는 예를 들면 일본국 공개 특허 공보인 특개평4-218938호 공보에 개시되어 있다. 이 집적 회로 장치에 따르면, 외부에서 신호를 입력하는 일없이 집적 회로 장치 내에서 생성된 동작 신호를 이용함으로써 번인 시험이 실시되도록 되어 있다. 이 때문에, 외부로부터 클럭 신호 등의 동작이 필요한 신호는 입력하기 위한 단자가 삭감되어 있다. 그러나, 여전히 번인 동작을 제어하기 위한 단자는 필요하지 않다.
그러나, 상기 종래의 집적 회로 장치에서는 번인 설정이나 테스트 모드 설정을 행하기 위한 모드 설정용 입력 단자(45)(MODE)를 별도로 설치할 필요가 있고, 집적 회로 장치의 칩 면적의 증대를 초래할 뿐만 아니라 집적 회로 장치를 밀봉하기 위한패키지에도 단자를 별도 인출할 필요가 있었다.
최근에는 집적 회로 장치의 고기능화에 따라 이들 기능을 실현하기 위한 입출력 단자 수가 많아지고 있지만, 그 반면, 고밀도 실장을 위하여 입출력 단자수의 삭감이요구되고 있다. 특히, TCP(Tape Caㄸier Package) 등에 밀봉된 것으로서, 신호를입력하기 위해 접속 가능한 입력 단자수에 제한이 있는 집적 회로 장치에서는 통상의 동작에 불필요한 번인 설정 전용이나 테스트 모드 설정 전용의 입력 단자는 그집적·회로 장치를 사용하는 장치를 작성하는 경우에 회로를 설계하거나 장치를 소형화하는데 있어서 큰 장애가 되었다.
또한, 사용 개시 초기의 고장 발생을 미연에 방지하는 번인 등의 동작 시험에서는테스트에 요하는 시간의 삭감 등을 행하여 이 시험을 효율좋게 실시하기 위해 복수의 집적 회로 장치에 대하여 동시에 이 동작 시험이 실시된다. 이와 같이, 복수의집적 회로 장치에 대하여 동시에 동작 시험의 실시되는 경우, 필요한 동작 신호가입력된다. 이 경우,시험용장치와각집적 회로장치 사이의 배선은동시에 동작시험을 실시하는 집적 회로 장치의 수에 비례하여 증가하기 때문에 이 배선에 요하t-.「ㄷ시간이 길어졌다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 그 목적은 집적 회로 장치를사용하는 장치를 작성하는 경우의 설계의 자유도를 향상시킴과 동시에, 장치의 소형화를 실현시키고 또는 동작 시험에 앞서서 실시되는 시험용 장치와 집적 회로 장치사이의 배선 등에 필요한 시간을 삭감할 수 있는 집적 회로 장치 사이의 배선 등에필요한 시간을 삭감할 수 있는 집적 회로 장치를 제공하는데 있다.
도 1은 본 발명에 관한 집적 회로 장치의 구성 예를 도시한 블럭도.
도 2는 도 1 중의 모드 신호 생성 회로의 구성 예를 도시한 회로도.
도 3은 본 발명에 관한 집적 회로 장치의 동작 타이밍 예를 도시한 타이밍 차트.
도 4는 종래의 집적 회로 장치의 구성을 도시한 블럭도.
도 5는 종래의 집적 회로 장치의 동작 타이밍을 도시한 타이밍 차트.
도 6은 도 1 중의 오토 클리어 회로의 구성 예를 도시한 회로도.
도 7은 본 발명에 관한 다른 모드 신호 생성 회로의 구성을 도시한 회로도.
도 8은 본 발명에 관한 또 다른 모드 신호 생성 회로의 구성을 도시한 회로도.
도면의 주요부분에 대한 부호의 설명
11 : 내부 회로 12 : 모드 설정 회로
13 : 오토 클리어 회로 14 : 모드 신호 생성 회로
18 : 동작 개시 신호 또는 리셋 신호(SP) 입력 단자
본 발명의 집적 회로 장치는 상기의 목적을 달성하기 위하여, 전원 공급에 응답하여오토 클리어 신호를 출력하는 오토 클리어 회로와, 상기 오토 클리어 신호에 기초하여 번인 모드 신호 또는 테스트 모드 신호를 생성하는 한편, 리셋 또는 동작 개시신호에 기초하여 통상 모드 신호를 생성하는 모드 신호 생성 회로를 집적 회로 장치 내에 포함하고, 또한 상기 번인 모드 신호∵또는 테스트 모드 신호가 입력되면, 번인 설정 또는 테스트 모드 설정을 행하는 한편, 상기 통상 모드 신호가 입력되면, 통상 모드 설정을 행하는 모드 설정 회로를 포함하고 있다.
상기 구성에 따르면, 집적 회로 장치에 전원이 공급되면 오토 클리어 회로는 오토클리어 신호를 모드 생성 회로로 출력한다. 모드 신호 생성 회로는 오토 클리어신호에 기초하여 번인 모드 신호 또는 테스트 모드 신호를 생성하여 이 신호를 모ㄷ-설정 회로로 보낸다. 모드 설정 회로에서는 번인 모드 신호 또는 번인 모드 신호 또는 테스트 모드 신호에 응답하여 번인 설정 또는 테스트 모드 설정이 행해진다. 이 결과, 번인 동작 또는 테스트 모드 동작이 집적 회로 장치 내의 내부 회로에 대하여 실시된다.
한편, 리셋 신호 또는 동작 개시 신호를 입력하면, 모드 신흐 생성 회로는 이 신호에 기초하여 통상 모드 신호를 생성하여, 이것을 모드 설정 회로에 보낸다. 모드 설정 회로에서는 통상 모드 신호에 응답하여 통상 모드 설정이 행해진다. 이 결과, 통상 모드 동작이 집적 회로 장치 내의 내부 회로에 대하여 실시된다.
상기 구성은 종래 문제로 되어 있던 테스트 전용의 모드 설정용 입력 단자의 삭제를 가능하게 하므로, 집적 회로 장치를 사용하는 장치를 작성하는 경우의 설계의 자유도를 현저히 향상시킴과 동시에 장치의 소형화를 실현할 수 있게 된다.
또, 전원을 투입하는 것만으로, 번인 설정이나 테스트 모드 설정을 자동적으로 행할수 있게 된다. 따라서, 번인 시험시 등 복수의 집적 회로 장치를 동작시키기 위한시험용 장치 간의 배선에 필요한 시간의 대폭적인 삭감이 가능해진다.
게다가, 이 번인 설정이나 테스트 모드 설정의 해제에는 통상의 동작시에 입력할 필요가 있는 신호를 이용하는 것을 가능하게 하였으므로, 종래의 동작 개시 신호 또는리셋 신호를 이용함으로써 번인 설정이나 테스트 모드 설정 해제용으로 특별한 신호를 별도로 필요로 하지 않고, 신호의 설정에 필요한 시간이나 작업의 대폭적인 삭감이 가능해진다.
본 발명의 또 다른 목적, 특징 및 우수한 점은 이하에 나타내는 기재에 의해 충분히알수 있을 것이다. 또는본 발명의 이익은 첨부도면을 참조한다음설명으로 명백해질 것이다.
본 발명의 일 실시예는 도 1 내지 도 3에 기초하여 설명하면, 이하와 같다.
도 1은 본 발명 집적 회로 장치의 구성예를 도시하고, 번인 설정이나 테스트 모드설정을 실현하기 위한 구성을 도시하고 있다.
도 1에서 참조 번호(11)은 내부 회로, 참조 번호(12)는 모드 설정 회로를 각각 도시하고 있다. 모드 설정 회로(12)는 입력되는 번인 모드 신호 또는 테스트 모드 신호에 기초하여 번인 설정 또는 테스트 모드 설정을 행한다. 또, 모드 설정 회로(12)는 입력되는 통상 모드 신호에 기초하여 통상 모드 설정을 행한다.
도 1에 있어서, 참조 번호(13)은 전원 공급에 응답하여 오토 클리어 신흐(ACL 신호)를 출력하는 오토 클리어 회로(ACL 회로), 참조 번호(14)는 동작 모드의 전환을 행하기 위한 모드 신호(MODE)를 생성하여 모드 설정 회로(12)에 출력하는 모드 신호 생성 회로를 각각 나타내고 있다.
모드 신호 생성 회로(14)는 상기 ACL 신호에 기초하여 번인 모드 신호 또는 테스트모드 신호[어떤 경우도. '八ㄷ(2치의 로우 레벨)]를 모드 설정 회로(12)에 출력하는 한편, 리셋 신호 또는 동작 개시 신호에 기초하여 통상 모드 신호[H(2치의 로우 레벨)]를 모드 설정 회로(12)로 출력한다.
도 1에서, 참조 번호(15)는 전원 단자, 참조 번호(16)은 GND 단자, 참조 번호(17)은클럭(CK)이 입력되는 단자, 참조 번호(18)은 동작 개시 신호 또는 리셋 신호(SP)가입력되는 단자를 각각 가리키고 있다.
도 1에 도시한 회로 구성은 도 4에 도시한 종래의 회로 구성으로부터 모드 설정용입력 단자(45)를 제거함과 동시에, 도4에 도시한 회로 구성에 전원 투입과 동시에 집적 회로 장치에 대하여 자동적으로 번인 설정이나 테스트 모드 설정을 행하는 모ㄷ-설정 회로(12)를 적절히 리셋하기 위한 리셋 신호(ACL 신호)를 생성하는 상기ACL 회로(13)와, 동작 모드의 전환을 행하는 상기 모드 신호 생성 회로(14)가 추가되어 있을 뿐이다.
추가된 ACL 회로(13)와 모드 신호 생성 회로(14)의 회로 규모를 집적 회로 장치 전체에서 보면 대단히 작은 것으로서, 이것들의 추가가 집적 회로 장치의 면적 증대와 코스트 상승을 야기하는 것은 아니다. 특히, 전원 투입시의 동작을 안정시키기 위하여 상기와 같은 ACL 회로를 내장하고 있는 종래의 집적 회로 장치에서는 추가해야 할 회로는 모드 신흐 생성 회로(14)만이 된다.
모드 신호 생성 회로(14)로부터의 모드 신호(MODE)는 도 4의 종래의 모드 신호의 경우와 동일한 동작을 집적 회로 장치에 행하게 된다. 즉, 전원 투입과 동시에 상ㄱ1 ACL 신호가 상기 ACL 회로(13)에서 모드 신흐 생성 회로(14)에 출력되면, 모드신호 생성 회로(14)는·종래의 경우와 마찬가지로 L인 모드 '신호를 모드 설정 회로(12)로 출력한다. 이에 따라, 모드 설정 회로(12)는 번인 설정이나 테스트 모드 설정을 행하고, 테스트 동작을 행하게 된다.
상기 번인 설정이나 테스트 모드 설정을 해제하는 경우, 동작 개시 신호인 펄스 SP신호(소정 기간 H를 나타낸다)가 입력 단자(18)를 통하여 모드 신호 생성 회로(14)에 보내진다. 모드 신호 생성 회로(14)의 출력인 모드 신호(MODE)는 L''에서H로 변화한다. 이에 따라, 번인 설정이나 테스트 모드 설정으로부터 통상 모드로 전환된다.
상기 모드 신호 생성 회로(14)는 널리 일반에게 사용되고 있는 RS(리셋-셋) 래치 회·:로에 의해 실현 가능하다. ㅇ1 RS 래치 회로의 예를 도 2에 나타내었다. 도 2의구성에 따르면, RS 래치 회로의 한쪽 입력 신호인 상기 ACL 신호가 ''H''로 되면,출력 신호인 모드 신호(MODE)는 L로 래치된다. 이에 대하여, 다른쪽 입력 신호인 펄스 SP 신호가 H가 되면, 출력 신호인 모드 신호(MODE)는 H''로 래치된다.따라서, 도 2의 RS 래치 회로를 상기 모드 신호 생성 회로(14)로서 사용함으로써 종래의 경우와 동일한 동작을 실현할 수 있다.
상기 ACL 회로(13)에 대하여 도 6을 참조하면서 이하를 설명한다. 상기 ACL 회로(13)는 예를 들면 도 6에 도시한 바와 같이 저항(R)과 컨├서(C)와 인버터 회로(1)로 구성되어 있다. 저항(R)의 일단은 전원에 접속되는 한편 다른쪽 단은 컨├서(C)의 일단에 접속되어 있다. 컨├서(C)의 다른쪽 단은 접지에 접속되어 있다.저항(R)과 컨├서(C)와의 접속점은 인버터 회로(1)의 입력 단자에 접속되어 있고, 인버터 회로(1)의 출력 단자로부터 상기 ACL 신호가 출력된다.
도 6의 구성에 따르면, 전원에 투입되면 상기 접속점의 ,위,치는 저항(R)과 컨├서(C)로 결정되는 시정수에 기초하여 상승한다. 즉, 전원 투입시부터 소정 기간 동안상기 접속점은 ㄷ을 나타내고 이때 인버터 회로(1)에서는 H',인 상기 ACL 신호가모드 신호 생성 회로(14)로 출력된다. 이 결과, 번인 모드 설정 또는 테스트 모드설정이 된다. 상기 소정 시간 경과 후 곧 상기 접속점은 、、L,,에서 H,,로 변화하고,인버터 회로(10에서는 ''L''의 ACL 신호가 모드 신호 생성 회로(14)로 출력된다.이상과 같은 오토 클리어 동작은 전원 투입과 동시에 자동적으로 도 6의 회로에 의해 행해진다.
여기에서, 도 3을 참조하면서 본 실시예의 집적 회로 장치의 동작 타이밍을 상세히 설명한다.
도 3은 도 1의 집적 회로 장치의 동작 타이밍을 나타내는 타이밍 차트이다. 도 3에 도시한 바와 같이 T0의 타이밍에서 전원이 투입되면, ACL 회로(13)에서 ACL신호가 생성되어 모드 신호 생성 회로(14)에 보내지고, 모드 신호 생성 회로(14)로부터 ㄷ인 모드 신호(MODE)가 모드 설정 회로(12)로 출력된다. 이에 따라, 전원투입시부터 ㄷ인 모드 신호(MODE)가 모드 신호 생성 회로(14)에 의해 출력되고있는 기간은 통상의 동작이 아닌 번인 동작이나 테스트 모드 동작이 행해지게 된다.
T1 타이밍에서 입력 단자17;CK)에 동작 클럭(CK)이 인가된다. 그러나, 모드 신호(MODE)가 ㄷ인 상태이므로 여전히 동작 상태를 번인 설정이나 테스트 모드 설정된 상태이다.
T2 타이밍에서 입력 단자(18;SP)를 통하여 소정 기간 H인 펄스 SP 신호가 모드신호 생성 회로(14)로 보내진다. 이 시점에서、모드 신흐 생성 회로(14)의 출력인 모드 신호(MODE)는 L에서 H로 변환한다. 이에 따라, 번인 설정 또는 테스트모드 설정에서 통상 모드로 전환한다. 이 상태에서 입력 단자(17;CK)에 동작 클럭(CK)에 입력되어 있으면 통상의 동작이 개시되게 된다.
상기 실시예는 펄스 SP 신호의 입력과 동시에 동작 모드가 통상 동작 모드로 전환되는 에를 나타내고 있지만, 본 발명은 이것에 한정되지는 않는다. 그 밖에 펄스SP 신호를 소정수 계수 후에 통상 동작 모드로의 전환을 실시하거나 하나의 펄스'SP 신호를 검출하고, 또한 동작 클럭(CK)을 소정 계수 후에 통상 동작 모드로의 전환을 실시하거나 하는 구성이라도 좋다. 이와 같은 구성에 의해 노이즈 등에 의해 오동작하지 않는 더욱 신뢰성이 높은 집적 회로 장치를 실현할 수 있다.
전자(前者) 경우의 모드 신호 생성 회로의 구성 예는 도 7에 도시하였다. 도 7에있어서, 참조 번호(71)는 바이너리 카운터 등의 카운터이다. 카운터(71)는 ACL 신호(도 3 참조)가 리셋 입력 단자에 입력됨과 동시에 펄스 SP 신호(도 3 참조)가 클럭 입력 단자(CK)에 입력되도록 되어 있다. 카운터(71)의 출력 단자(Qn)는 RS 래치 회로(도 2 참조)의 한쪽 입력 단자에 접속되어 있다. RS 래치 회로의 다른쪽입력 단자에는 상기 ACL 신호가 입력된다.
도 7의 구성에 따르면, ACL 신호를 입력하면 카운터(71)는 리셋 동작을 행하고, 그후 입력되는 펄스 SP 신호에 응답하여 카운트 동작을 개시한다. 카운터(71)의 리셋 동작과 병행하여 RS 래치 회로는 ㄷ의 모드 신호(MODE)를 모드 설정 회로(120에 출력하어 번인 설정이나 테스트 모드 설정이 행해진다. 이것은 RS 래치회로의 한쪽 입력 단자에 ACL 신호가 입력되어 있고, ACL 신호가 H''로 되면 출력신호가ㄷ로래치되기때문이다. 한편,카운터(71)가소정수(예를들면,n개)의펄스 SP 신호를 계수하면, 그 출력 단자(Qn)로부터 H'' 신호가 RS 래치 회로의 다른쪽 입력 단자로 보내지기 때문에 RS 래치 회로의 출력은 H''로 래치되어 모드신호(MODE)로서 모드 설정 회로(12)로 출력된다. 이에 따라, 통상 동작 모드로전환된다. 이와 같이 하여, 동작 모드의 설정, 해제가 행해진다.
후자의 경우는 모드 신호 생성 회로의 구성 예를 도 8에 도시하였다. 도 8에 있어서, 참조 번호(81)는 D 타입 플립플롭, 참조 번호(82)는 AND 회로, 참조 번호(83)는 바이너리 카운터 등의 카운터를 각각 나타내고 있다. 상기 D 타입 플립플롭은 하ㅍ-래치로 대용할 수 있고 양자 중 어느 것을 사용할 것인지는 펄스 SP 신호의 상승에 동기하여 카운트하거나 또는 하강에 동기하여 카운트함에 따라서 결정된다.
상기 D 타입 플립플롭(81)은 데이타 입력 단자(D), 클럭 입력 단자(CK), 리셋 입력단자 및 출력 단자(Q)를 구비하고, 데이타 입력 단자(D)에는 전원이 접속되고, 클럭입력 단자(CK)에는 펄스 SP 신호가 입력되고, 리셋 입력 단자에는 ACL 신호가 입력되고, 출력 단자(Q)는 AND 회로(82)의 한쪽 입력 단자에 접속되어 있다. AND회로(82)의 다른쪽 입력 단자에는 동작 클럭(CK)이 입력되어 있다.
카운터(83)는 클럭 입력 단자(CK), 리셋 입력 단잔 및 클럭 단자(Qn)를 구비하고 있고, 클럭 입력 단자(CK)에는 AND 회로(82)의 출력 단자가 접속되고, 리셋 입력 단자에는 ACL 신호가 입력되고, 출력 단자(Qn)는, RS 래치 회로(도 2 참조)의 한쪽입력 단자에 접속되어 있다.· RS 래치 회로의 다른쪽 입력 단자에는 ACL 신호가입력되어 있다.
도 8의 구성에 따르면, ACL 신호를 입력하면 RS 래치 회로는 ''L''의 모드 신호(MODE)를 모드 설정 회로(12)로 출력하고, 번인 설정이나 테스트 모드 설정이 행해진다. 이것은 RS 래치 회로의 한쪽 입력 단자에 ACL 신호가 입력되어 있고,ACL 신호가 H가 되면 출력 신호가 L''로 래치되기 때문이다.
ACL 신호를 입력하면, D 타입 플립플롭(81)과 카운터(83)는 리셋 동작을 행한다.리셋 동작 후에 펄스 SP 신호가 입력되면, D 타입 플립플롭(81)의 출력 단자(Q)로부터 H 신호가 AND 회로(82)로 출력된다. H 신호를 받으면 AND 회로(82)는 동작 클럭(CK)을 카운터(83)에 전달한다. 이에 대하여, 리셋 동작 후에 펄스 SP신호가 입력될 때까지의 기간은 D 타입 플립플롭(81)의 출력 단자(Q)로부터 L'' 신호가 AND 회로(82)로 보내지므로, AND 회로(82)는 동작 클럭(CK)을 카운터(83)로 전달하지 않는다.
동작 클럭(CK)이 AND 회로(82)를 통하여 카운터(83)로 보내지면, 카운터(83)는 계수 동작을 개시한다. 소정수(예를 들면, n개)의 동작 클럭(CK)을 계수한 후, 카운터(83)는 출력 단자(Qn)에서 H 신호를 RS 래치 회로의 한쪽 입력 단자로 보낸다.이에 따라, RS 래치 회로의 출력은 H로 래치되어 모드 신호(MODE)로서 모드 설정 회로(12)로 출력된다. 이에 따라, 통상 동작 모드로 전환된다. 이와 같이 하여, 동작 모드의 설정, 해제가 행해진다.
본 실시예의 집적 회로 장치는 이상과 같이, 전원 공급에 응답하여·오토 클리어 신호를 출력하는 오토 클리어 회로와, 상기 오토 클리어 신호에 기초하여 번인 모드신호 또는 테스트 모드 신흐를 생성하는 한편 리셋 신호 또는 동작 개시 신호에 기초하여 통상 모드 신호를 생성하는 모드 생성 회로와, 입력되는 번인 모드 신호 또t-:工=테스트 모드 신호에 기초하여 번인 설정 또는 테스트 모드 설정을 행하는 한편,입력되는 통상 모드 신흐에 기초하여 통상 모드 설정을 행하는 모드 설정 회로를 구비하고 있다.
상기 구성에 따르면, 번인 설정용이나 테스트 모드 설정용으로 특별히 설치된 설치용 입력 단자는 필요로 하지 않기(종래 문제가 되었던 테스트 전용의 모드 설정용 입력 단자를 삭제하는 것이 가능) 때문에, 집적 회로 장치를 사용하는 장치를 작성하는 경우의 설계의 자유도를 향상시킴과 동시에 장치의 소형화를 실현할 수 있게된다.
또, 전원을 투입하는 것만으로 번인 설정이나 테스트 모드 설정을 자동적으로 행할수 있게 된다. 따라서, 번인 시험시 등의 복수의 집적 회로 장치를 동시에 작동시키기 위한 시험용 장치 간의 배선에 필요한 시간의 대폭적인 삭감이 가능해진다.
또한, 이러한 번인 설정이나 테스트 모드 설정의 해제에는 통상의 동작시에 입력할필요가 있는 신호를 이용할 수 있게 하였기 때문에, 종래의 동작 개시 신호 또는 리셋 신호를 이용함으로써 번인 설정이나 테스트 모드 설정의 해제용으로 특별한 신호를 필요로 하지 않고 신호의 설정에 필요한 시간이나 작업의 대폭적인 삭감이 가능해진다.
상기 모드 신호 생성 회로는 상기 오토 클리어 신호에 의해 세트(리셋)되고, 상기리셋 신호 또는 동작 개시 신호에 의해 리셋(세트)되는 RS 래치 회로로 구성되는것이 바람직하다. 이 경우, 모드 신호 생성 회로를 간단한 구성으로 집적화할 수있고, 점유 면적이 증대하는 것을 회피할 수 있고, 게다가 코스트 상승을 초래하지않는다.
즉, 본 발명에 따르면, 이상과 같이 전원이 투입되면 전원 투입 후 동작 개시 신호와동작 클럭을 입력하여 정상 동작할 때까지의 기간(이 기간은 종래의 집적 회로 장치에서는 불안정한 동작 상태를 나타내어 이용되지 않았다)을 이용하여 자동적으로 번인 설정이나 테스트 모드 설정을 모드 설정용의 특별한 신호를 입력하는 일없이 행할 수 있다. 이에 따라, 종래 필요하였던 모드 설정용 입력 단자의 해제가 가능해짐과 아울러, 동작 모드 해제용 신호를 별도로 준비할 필요가 없어졌다.
동작 클럭(CK)을 생성하는 회로가 집적 회로 장치에 내장되어 있는 것이 바람직하다. 이에 따라, 상술한 구성에서 동작 클럭(CK)가 입력되는 단자(17)가 불필요해지므로, 번인 시험시 등의 복수의 집적 회로 장치는 동시에 동작시키기 위한 시험용장치 간의 배선에 필요한 시간의 대폭적인 삭감이 가능해진다.
발명의 상세한 설명의 항에서 이루는 구체적인 셜시 형태 또는 실시예는 어디까지나 본 발명의 기술 내용을 명확하게 하기 위한 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되어야 하는 것은 아니라, 본 발명의 정신과 다음에 기재하는 특허청구 사항의 범위、내에서, 여러가지 변경하여 실시소 수 있다.

Claims (5)

  1. 적원 공급에 응답하여 오토 클리어 신호를 출력하는 오토 클리어 회로와, 상기 오토 클리어 신호에 기초하여 번인(bum-in) 모드 신호 또는 테스트 모드 신호를 생성하는 한편, 리셋 신호 또는 동작 개시 신호에 기초하여 통상 모드 신호를 생성하는 모드 신호 생성 회로, 및 상기 번인 모드 신호 또는 테스트 모드 신호가 입력되면 번인 설정 또는 테스트 모드 설정을 행하는 한편, 상기의 통상 모드 신호가 입력되면 통상 모드 설정을 행하는 모드 설정 회로를 포함하는 것을 특징으로 하는 집적 회로 장치.
  2. 제 1 항에 있어서,상기·모드 신호 생성 회로는 리셋-세트 래치 회로이며, 상기 리셋-세트 래치 회로의 한쪽 입력 단자에 상기 오토 클리어 신호가 입력됨과동시에, 다른쪽 입력 단자에 통상 모드 신호가 입력되고, 상기 리셋-세트 래치 회로의 출력 단자를 통하여 번인 모드 신호, 테스트 모드 신호, 또는 통상 모드 신호가 상기 모드 설정 회로에 전송되는 것을 특징으로 하는 집적 회로 장치.
  3. 제1항에 있어서, 상기 오토 클리어 회로는 저항, 컨├서, 및 인버터 회로를 포함하며, 상기 저항의 일단은 상기 전원에 접속되는 한편 다른쪽 단은 상기 컨├서의 일단에 접속되고, 상기 컨├서의 다른쪽 단은 접지(ground)에 접속되고, 상기 저항과 상기 컨├서와의 접속점은 상기 인버터 회로의 입력 단자에 접속되어있고, 상기 인버터 회로의 출력 단자로부터 상기 ACL 신호가 출력되는것을 특징으로 하는 집적 회로 장치.
  4. 제1항에 있어서, 상기 모드 신호 생성 회로는 리셋-세트 래치 회로와, 클럭 입력 단자, 리셋 입력 단자 및 출력 단자를 갖는 카운터를 포함하며, 상기 ACL 신호는 상기 리셋 입력 단자에 입력되고, 상기 통상 모드 신호는 상기 클럭 입력 단자에 입력되고, 상기 출력 단자는 RS 래치 회로(도 2 참조)의 한쪽 입력 단자에 접속됨과 동시에, 다른쪽 입력 단자에는 상기 ACL 신호가 입력되고,상기 리셋-세트 래치 회로의 출력 단자를 통하여 번인 모드 신호, 테스트 모드 신호 또는 통상 모드 신호가 상기 모드 설정 회로에 전송되는 것을 특징으로 하는 집적 회로 장치.
  5. 제 1 항에 있어서, 상기 모드 신호 생성 회로는 리셋-세트 래치 회로와,클럭 입력 단자, 리셋 입력 단자 및 출력 단자를 갖는 카운터와, AND 회로와, 클럭 입력 단자, 상기 전원이 입력되는 데이타 입력 단자, 리셋 입력 단자 및 출력단자를 갖는 D 타입 플립플롭을 포함하고, 상기 ACL 신호는 카운터 및 D 타입 플립플롭의 상기 리셋 입력 단자에 각각 입력되고, 상기 통상 모드 신호는 D 타입 플립플롭의 상기 클럭 입력 단자에 입력되고, 상기 AND 회로의 한쪽 입력 단자에는 동작 클럭이 입력됨과 동시에, 다른쪽 입력단자는 D 타입 플립플롭의 상기 출력 단자에 접속되고, 카운터의 상기 출력 단자는 리셋-세트 래치 회로의 한쪽 입력 단자에 접속됨과 동시에, 다른쪽 입력 단자에는 상기 ACL 신호가 입력되고, 상기 리셋-세트 신호 또는 통상 모드 신호가 상기 모드 설정 회로로 전송되는것을 특징으로 하는 집적 회로 장치.
KR1019960032487A 1995-12-28 1996-08-03 집적 회로 장치 KR100215184B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34307695A JP3670067B2 (ja) 1995-12-28 1995-12-28 集積回路装置
JP95-343076 1995-12-28

Publications (2)

Publication Number Publication Date
KR970053279A KR970053279A (ko) 1997-07-31
KR100215184B1 true KR100215184B1 (ko) 1999-08-16

Family

ID=18358761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032487A KR100215184B1 (ko) 1995-12-28 1996-08-03 집적 회로 장치

Country Status (4)

Country Link
US (1) US5818286A (ko)
JP (1) JP3670067B2 (ko)
KR (1) KR100215184B1 (ko)
TW (1) TW328182B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496784B1 (ko) * 1997-06-24 2005-09-14 삼성전자주식회사 반도체메모리장치의mrs
US5912571A (en) * 1997-10-09 1999-06-15 Mosel Vitelic Corporation Using the internal supply voltage ramp rate to prevent premature enabling of a device during power-up
KR100791075B1 (ko) * 2006-11-15 2008-01-03 삼성전자주식회사 파워 업 리셋 회로 및 이를 구비한 반도체 장치
US8415993B1 (en) 2011-10-26 2013-04-09 Sand 9, Inc. Power-on reset circuit and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04218938A (ja) * 1990-12-19 1992-08-10 Sharp Corp 集積回路装置
KR950004858B1 (ko) * 1992-03-17 1995-05-15 삼성전자 주식회사 내부전원전압 발생회로

Also Published As

Publication number Publication date
JPH09184870A (ja) 1997-07-15
JP3670067B2 (ja) 2005-07-13
TW328182B (en) 1998-03-11
KR970053279A (ko) 1997-07-31
US5818286A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
JPH0375976A (ja) 半導体集積回路装置
KR100287008B1 (ko) 발진신호의 충격계수를 점검하기 위한 테스트 회로를 내장한발진회로
KR100215184B1 (ko) 집적 회로 장치
JP2006025336A (ja) 圧電発振器とその調整方法
KR950012053B1 (ko) 마이크로프로세서 및 직접회로 장치
EP0915566A2 (en) Reset circuit for flipflop
EP0403047B1 (en) A frequency divider circuit
US5063355A (en) Timer circuit
KR100323370B1 (ko) 클럭 출력 회로를 갖는 장치
JP2007171060A (ja) 動作モード設定回路、動作モード設定回路を有するlsi、及び動作モード設定方法
JP2002300013A (ja) 遅延回路
JP2854194B2 (ja) マイクロコンピュータの発振クロック判定装置
SU1430915A1 (ru) Устройство дл функционального контрол цифровых интегральных схем
KR100481842B1 (ko) 리셋제어회로
KR100365407B1 (ko) 리셋 신호 발생 회로를 내장한 액정 디스플레이 제어기
JPH0232614A (ja) 擬似パルス吸収回路
JPH04130514A (ja) 半導体装置
JPH11204735A (ja) 制御機器用ic、入力回路および制御機器
JPH09145803A (ja) テストモード設定回路
JPH04285422A (ja) 過電圧検出回路
JPH0772204A (ja) 半導体集積回路
JPH05282066A (ja) 半導体集積回路
KR19990055382A (ko) 인터럽트 제어장치
KR19990040006A (ko) 테스트/접지 겸용 핀을 구비하는 반도체 장치
JPS61144921A (ja) リセツトパルス発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee