JPH04130514A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04130514A
JPH04130514A JP2252571A JP25257190A JPH04130514A JP H04130514 A JPH04130514 A JP H04130514A JP 2252571 A JP2252571 A JP 2252571A JP 25257190 A JP25257190 A JP 25257190A JP H04130514 A JPH04130514 A JP H04130514A
Authority
JP
Japan
Prior art keywords
circuit
level
signal
input
ext
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2252571A
Other languages
English (en)
Inventor
Atsushi Ozaki
尾崎　敦司
Akihiro Shirai
昭宏 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2252571A priority Critical patent/JPH04130514A/ja
Publication of JPH04130514A publication Critical patent/JPH04130514A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の回路に関するものである。
〔従来の技術〕
第２図は半導体装置の標準的な入カバソファの一例であ
り、入カバソファのＶＳＳラインは他の回路のＶＳｔラ
インと共通になっていて、他の回路の動作状態でＶＳＳ
ラインにスパイクノイズが発生し、さらにＥｘｔ−ｉｎ
端子がＴＴＬレベルであると、入力バッファ回路の状態
が不安定になり、バッファ回路の出力信号Ｘも不安定に
なり内部回路誤動作する可能性があり、また、ＴＴＬレ
ベルスタンバイ電流も多く流れていた。
〔発明が解決しようとする［ｉ） 従来の半導体装置は上記のように構成されているので、
内部回路の動作状態とＥ　ｘｔ　−ｉｎの状態でバッフ
ァ出力信号にノイズが発生して、内部回路に誤動作が生
じたり、ＴＴＬレベルスタンバイ電流が多く流れるなど
の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、バッファ回路の動作安定とＴＴＬレベルスタ
ンバイ電流を低減することを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置は、入カバソファ回路に状態
変化検出回路と１ショットパルス発生回路と入力信号レ
ベルをＭＯＳレベルでラッチする回路を構成するもので
ある。
〔作用〕
この発明における半導体装置は、入力バッファ回路の動
作安定化により、ｖｏラインノイズによる誤動作防止と
ＴＴＬスタンバイ電流の低減化ができる。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第１
図においてｉｌ）は入力信号の状態変化を検出して１シ
ョットパルス信号を発生する回路で、（２）は入力信号
をラッチ回路に導びくゲート回路で（３）は入力信号を
ラッチする回路である。
動作原理は第１図においてＥｘｔ−４ｎから入ってくる
入力信号は、＋１１の状態変化検出回路で信号レベルの
変化点だけを検出してパルス信号出し、（２）のトラン
スファゲート開き（３１のランチ回路へ接続してその時
点のレベルをＭＯＳレベルで保持する。
こうすることによって、半導体装内のＶ□ラインにノイ
ズが発生しかつ、Ｅ　ｘｔ　−ｉｎのレベルがＴＴＬレ
ベルであったとしても、Ｅｘｔ−４ｎのレベルが変化し
ない限りラッチ部分でＭＯＳレベルを保持したままなの
で誤動作をすることがない。また、ＴＴＬレベルによる
貫通電流もなくなる。
〔発明の効果〕
以上のように、この発明によればＴＴＬレベルによる入
力でも誤動作が生じることもな（また、スタンバイ電流
を低減する効果が得られる。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体装置を示す回
路図、第２図は一般的な入力バンファ回路の一例でＮＯ
Ｒ回路である。 図において、（１）は状態変化検出回路、（２）はトラ
ンスファゲート、（３）はランチ回路である。 なお、図中、同一符号は同一または相当部分を示す。 代理人　　　大　　岩　　増　　雄

Claims (1)

    【特許請求の範囲】
  1. 入力バッファ回路に状態変化検出回路と１ショットパル
    ス発生回路を備えて信号レベルをラッチすることを特徴
    とする半導体装置。
JP2252571A 1990-09-20 1990-09-20 半導体装置 Pending JPH04130514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2252571A JPH04130514A (ja) 1990-09-20 1990-09-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2252571A JPH04130514A (ja) 1990-09-20 1990-09-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH04130514A true JPH04130514A (ja) 1992-05-01

Family

ID=17239232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2252571A Pending JPH04130514A (ja) 1990-09-20 1990-09-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH04130514A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786719A (en) * 1995-03-06 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Mode setting circuit and mode setting apparatus used to select a particular semiconductor function
EP0887935A1 (en) * 1997-06-27 1998-12-30 United Memories, Inc. Noise isolation circuit
US7055285B2 (en) 2000-02-21 2006-06-06 Toyoda Gosei Co., Ltd. Trim and glass run attachment structure in vehicle door

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786719A (en) * 1995-03-06 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Mode setting circuit and mode setting apparatus used to select a particular semiconductor function
EP0887935A1 (en) * 1997-06-27 1998-12-30 United Memories, Inc. Noise isolation circuit
US7055285B2 (en) 2000-02-21 2006-06-06 Toyoda Gosei Co., Ltd. Trim and glass run attachment structure in vehicle door

Similar Documents

Publication Publication Date Title
US4591737A (en) Master-slave multivibrator with improved metastable response characteristic
US4728820A (en) Logic state transition detection circuit for CMOS devices
JPS62214714A (ja) ノイズ対策回路を備えたｌｓｉ装置
JPH0865146A (ja) 論理パルスをスタティック論理レベルに変換するシステムおよび方法
JPH04130514A (ja) 半導体装置
KR890010922A (ko) Dc 테스트 기능을 갖춘 반도체 집적회로
KR890015285A (ko) 반도체집적회로의 오동작방지회로
JP3183337B2 (ja) 半導体集積装置のノイズ対策回路
US6577152B1 (en) Noise suppression circuit for suppressing above-ground noises
JP3028569B2 (ja) 入力バッファ回路
US5057706A (en) One-shot pulse generator
JP2563570B2 (ja) セット・リセット式フリップフロップ回路
JPH0453449B2 (ja)
JPH04306013A (ja) ラッチ回路装置
US6670832B1 (en) Glitch detect filter
KR930702763A (ko) 반도체 기억장치
KR100437622B1 (ko) 입력회로
JPH02308491A (ja) 半導体集積回路
KR930010940B1 (ko) 입력인지 회로
JPH0369208A (ja) 集積回路
JPH04175673A (ja) 半導体集積回路
JPS63238712A (ja) フリツプ・フロツプ回路
JPH0746129B2 (ja) 浮遊状態検出回路
Sato et al. A method of shortening metastable operation duration time by the use of feedback
JPS6025318A (ja) 擬似スタテイツクフリツプフロツプ