JPH09184870A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH09184870A JPH09184870A JP7343076A JP34307695A JPH09184870A JP H09184870 A JPH09184870 A JP H09184870A JP 7343076 A JP7343076 A JP 7343076A JP 34307695 A JP34307695 A JP 34307695A JP H09184870 A JPH09184870 A JP H09184870A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mode
- circuit
- setting
- burn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
Abstract
(57)【要約】
【課題】 モード設定用端子の削除。
【解決手段】 オートクリア回路１３及び、オートクリ
ア信号ＡＣＬと動作開始信号ＳＰとに基づいてモード信
号ＭＯＤＥを作成・出力するモード信号作成回路１４を
設ける。
ア信号ＡＣＬと動作開始信号ＳＰとに基づいてモード信
号ＭＯＤＥを作成・出力するモード信号作成回路１４を
設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路装置のバ
ーンイン試験やテストモード動作試験を行う場合の、バ
ーンイン設定やテストモード設定を実現する為の方法に
関するものである。
ーンイン試験やテストモード動作試験を行う場合の、バ
ーンイン設定やテストモード設定を実現する為の方法に
関するものである。
【０００２】
【従来の技術】集積回路装置を製造するに当たり、回路
形成後にその良品と不良品の選別を行うために様々な試
験が実施されている。この試験には、実際の動作条件で
の試験のほかに、内部回路を実際に使用する動作条件と
同様に動作させ、集積回路装置の使用開始初期の故障の
発生を未然に防止する為の試験であるバーンイン試験
や、実際に使用する動作条件とは異なる条件や特別に構
成したテスト専用の内部回路を用いることにより、テス
ト時間の短縮や、より細かい回路の動作試験などを行う
ためのテストモード動作試験を実施している。このバー
ンイン試験やテストモード動作試験を実施するために、
専用のモード設定端子を設けることにより、集積回路装
置のバーンイン設定やテストモード設定を行い、入力端
子よりテスト用の信号を入力するか、または、集積回路
装置の内部で発生させた信号を用いることにより試験を
実施していた。
形成後にその良品と不良品の選別を行うために様々な試
験が実施されている。この試験には、実際の動作条件で
の試験のほかに、内部回路を実際に使用する動作条件と
同様に動作させ、集積回路装置の使用開始初期の故障の
発生を未然に防止する為の試験であるバーンイン試験
や、実際に使用する動作条件とは異なる条件や特別に構
成したテスト専用の内部回路を用いることにより、テス
ト時間の短縮や、より細かい回路の動作試験などを行う
ためのテストモード動作試験を実施している。このバー
ンイン試験やテストモード動作試験を実施するために、
専用のモード設定端子を設けることにより、集積回路装
置のバーンイン設定やテストモード設定を行い、入力端
子よりテスト用の信号を入力するか、または、集積回路
装置の内部で発生させた信号を用いることにより試験を
実施していた。
【０００３】図４に、従来の集積回路装置のバーンイン
設定やテストモード設定を実現する場合の、集積回路装
置の構成の一例を示す。図に於いて、４１は内部回路、
４２はモード設定回路、４３は電源端子、４４はＧＮＤ
端子、４５はモード信号（ＭＯＤＥ）が入力されるモー
ド設定端子、４６は動作クロック（ＣＫ）入力端子、４
７は動作開始信号又はリセット信号（ＳＰ）入力端子で
ある。
設定やテストモード設定を実現する場合の、集積回路装
置の構成の一例を示す。図に於いて、４１は内部回路、
４２はモード設定回路、４３は電源端子、４４はＧＮＤ
端子、４５はモード信号（ＭＯＤＥ）が入力されるモー
ド設定端子、４６は動作クロック（ＣＫ）入力端子、４
７は動作開始信号又はリセット信号（ＳＰ）入力端子で
ある。
【０００４】この図４に示す従来の集積回路装置では、
バーンイン設定やテストモード設定を実現する為に専用
に設けられたモード設定端子４５（ＭＯＤＥ）を“Ｌ”
に固定することで、バーンイン設定やテストモード設定
を実現している。この従来例で、入力端子４７は集積回
路装置の動作開始信号またはリセット信号の入力端子で
あり、この端子に“Ｈ”のパルスのＳＰ信号が入力され
るまでの期間は、この集積回路装置は動作的に不定状態
であり、ＳＰ信号が入力された時点から動作的に安定し
た状態になり、通常の動作を開始することになる。ま
た、入力端子４６は集積回路装置の動作クロックＣＫの
入力端子である。
バーンイン設定やテストモード設定を実現する為に専用
に設けられたモード設定端子４５（ＭＯＤＥ）を“Ｌ”
に固定することで、バーンイン設定やテストモード設定
を実現している。この従来例で、入力端子４７は集積回
路装置の動作開始信号またはリセット信号の入力端子で
あり、この端子に“Ｈ”のパルスのＳＰ信号が入力され
るまでの期間は、この集積回路装置は動作的に不定状態
であり、ＳＰ信号が入力された時点から動作的に安定し
た状態になり、通常の動作を開始することになる。ま
た、入力端子４６は集積回路装置の動作クロックＣＫの
入力端子である。
【０００５】この従来例の集積回路装置に通常の動作を
させる場合には、このバーンイン設定やテストモード設
定を解除する必要があり、その為に、モード設定端子４
５（ＭＯＤＥ）を“Ｈ”に固定した上で、通常の動作に
必要な入力信号を入力する。図５に、図４に示した従来
の集積回路装置の動作タイミング図を示す。
させる場合には、このバーンイン設定やテストモード設
定を解除する必要があり、その為に、モード設定端子４
５（ＭＯＤＥ）を“Ｈ”に固定した上で、通常の動作に
必要な入力信号を入力する。図５に、図４に示した従来
の集積回路装置の動作タイミング図を示す。
【０００６】Ｔ０のタイミングで、モード設定端子４５
（ＭＯＤＥ）を“Ｌ”に設定したままで電源を投入する
事により、電源投入からモード設定端子４５（ＭＯＤ
Ｅ）が“Ｌ”に設定されている期間は、通常の動作では
なくバーンイン動作やテストモード動作となっている。
（ＭＯＤＥ）を“Ｌ”に設定したままで電源を投入する
事により、電源投入からモード設定端子４５（ＭＯＤ
Ｅ）が“Ｌ”に設定されている期間は、通常の動作では
なくバーンイン動作やテストモード動作となっている。
【０００７】Ｔ１のタイミングで、入力端子４７（Ｓ
Ｐ）に“Ｈ”のパルスであるＳＰ信号と、入力端子４６
（ＣＫ）に動作クロックＣＫを入力しているが、モード
設定端子が“Ｌ”に設定されたままであるため、通常の
動作は行われず、バーンイン設定やテストモード設定の
ままである。
Ｐ）に“Ｈ”のパルスであるＳＰ信号と、入力端子４６
（ＣＫ）に動作クロックＣＫを入力しているが、モード
設定端子が“Ｌ”に設定されたままであるため、通常の
動作は行われず、バーンイン設定やテストモード設定の
ままである。
【０００８】Ｔ２のタイミングで、モード設定端子４５
（ＭＯＤＥ）を“Ｈ”に設定し、通常動作用の動作信号
の入力待ちの待機状態になる。
（ＭＯＤＥ）を“Ｈ”に設定し、通常動作用の動作信号
の入力待ちの待機状態になる。
【０００９】Ｔ３のタイミングで、入力端子４７（Ｓ
Ｐ）に“Ｈ”のパルスであるＳＰ信号と、入力端子４６
（ＣＫ）に動作クロックＣＫを入力することで、通常の
動作を開始することになる。
Ｐ）に“Ｈ”のパルスであるＳＰ信号と、入力端子４６
（ＣＫ）に動作クロックＣＫを入力することで、通常の
動作を開始することになる。
【００１０】この図５のタイミング図では、Ｔ１のタイ
ミングで、モード設定端子４５（ＭＯＤＥ）が“Ｌ”に
設定されたままで入力端子４７（ＳＰ）に“Ｈ”のパル
スであるＳＰ信号と、入力端子４６（ＣＫ）に動作クロ
ックＣＫを入力しているが、動作状態を示す為のタイミ
ングであり、通常は、モード設定端子４５（ＭＯＤＥ）
を“Ｈ”に設定し、通常動作モードとしてからＳＰ信号
と動作クロックＣＫを入力する。
ミングで、モード設定端子４５（ＭＯＤＥ）が“Ｌ”に
設定されたままで入力端子４７（ＳＰ）に“Ｈ”のパル
スであるＳＰ信号と、入力端子４６（ＣＫ）に動作クロ
ックＣＫを入力しているが、動作状態を示す為のタイミ
ングであり、通常は、モード設定端子４５（ＭＯＤＥ）
を“Ｈ”に設定し、通常動作モードとしてからＳＰ信号
と動作クロックＣＫを入力する。
【００１１】この例として出願されている特許に、特開
平４−２１８９３８号公報がある。この特許では、集積
回路装置外部から信号を入力することなく、集積回路装
置内部で発生された動作信号を用いることでバーンイン
動作することになっており、外部からクロック信号など
の動作に必要な信号を入力するための端子を削減してい
るが、このバーンイン動作を制御するための端子を必要
としている。
平４−２１８９３８号公報がある。この特許では、集積
回路装置外部から信号を入力することなく、集積回路装
置内部で発生された動作信号を用いることでバーンイン
動作することになっており、外部からクロック信号など
の動作に必要な信号を入力するための端子を削減してい
るが、このバーンイン動作を制御するための端子を必要
としている。
【００１２】
【発明が解決しようとする課題】上述の様な従来の技術
では、バーンイン設定やテストモード設定を行うための
モード設定端子を別途設ける必要があり、集積回路装置
のチップ面積の増大をもたらすばかりか、集積回路装置
を封止する為のパッケージにも端子を引き出す必要があ
った。最近では、集積回路装置の高機能化に伴い、その
機能を実現するために入出力端子数が多くなっている
が、その反面、高密度実装の為に入出力端子数の削減が
要求されている。特に、ＴＣＰ(Tape Carrier Package)
等に封止されており、信号を入力する為の接続可能な入
力端子数に制限がある集積回路装置では、通常の動作に
は必要がないバーンイン設定やテストモード設定専用の
入力端子は、その集積回路装置を使用する装置を作成す
る場合に、回路設計上の、また、装置の小型化の為に大
きな障害になっていた。さらに、使用開始初期の故障の
発生を未然に防ぐバーンイン試験などでは、テスト時間
の削減などの効率化のため複数の集積回路装置を同時に
動作させる必要がある。このように、複数の集積回路装
置に同時に必要な動作信号を入力する場合には、試験用
装置の配線は同時に動作させる集積回路装置数に比例し
増加するため、その配線に要する時間が長くなってい
た。
では、バーンイン設定やテストモード設定を行うための
モード設定端子を別途設ける必要があり、集積回路装置
のチップ面積の増大をもたらすばかりか、集積回路装置
を封止する為のパッケージにも端子を引き出す必要があ
った。最近では、集積回路装置の高機能化に伴い、その
機能を実現するために入出力端子数が多くなっている
が、その反面、高密度実装の為に入出力端子数の削減が
要求されている。特に、ＴＣＰ(Tape Carrier Package)
等に封止されており、信号を入力する為の接続可能な入
力端子数に制限がある集積回路装置では、通常の動作に
は必要がないバーンイン設定やテストモード設定専用の
入力端子は、その集積回路装置を使用する装置を作成す
る場合に、回路設計上の、また、装置の小型化の為に大
きな障害になっていた。さらに、使用開始初期の故障の
発生を未然に防ぐバーンイン試験などでは、テスト時間
の削減などの効率化のため複数の集積回路装置を同時に
動作させる必要がある。このように、複数の集積回路装
置に同時に必要な動作信号を入力する場合には、試験用
装置の配線は同時に動作させる集積回路装置数に比例し
増加するため、その配線に要する時間が長くなってい
た。
【００１３】本発明の目的は、上述の課題を解決し、集
積回路装置を使用する装置を作成する場合の設計の自由
度を向上させると同時に、装置の小型化を実現させ、ま
た、動作試験実施時の試験用装置の配線などに必要な時
間を削減できる集積回路装置を提供することである。
積回路装置を使用する装置を作成する場合の設計の自由
度を向上させると同時に、装置の小型化を実現させ、ま
た、動作試験実施時の試験用装置の配線などに必要な時
間を削減できる集積回路装置を提供することである。
【００１４】
【課題を解決するための手段】本発明は、従来の集積回
路装置では動作的に不定状態となっており使用していな
かった、電源を投入してから動作を開始するための信号
と動作クロックを入力し正常動作するまでの期間を利用
し、電源を投入すると同時に、モード設定用の特別な信
号を入力することなく、自動的にバーンイン設定やテス
トモード設定になるようにすることで、従来必要であっ
たモード設定端子の削除を可能とした。また、バーンイ
ン設定やテストモード設定の解除を行う場合にも、通常
の動作を行う場合に入力する動作開始信号又はリセット
信号を解除信号として使用することで、解除用の特別な
信号を用いる必要をなくした。
路装置では動作的に不定状態となっており使用していな
かった、電源を投入してから動作を開始するための信号
と動作クロックを入力し正常動作するまでの期間を利用
し、電源を投入すると同時に、モード設定用の特別な信
号を入力することなく、自動的にバーンイン設定やテス
トモード設定になるようにすることで、従来必要であっ
たモード設定端子の削除を可能とした。また、バーンイ
ン設定やテストモード設定の解除を行う場合にも、通常
の動作を行う場合に入力する動作開始信号又はリセット
信号を解除信号として使用することで、解除用の特別な
信号を用いる必要をなくした。
【００１５】すなわち、本発明の集積回路装置は、入力
されるバーンインモード信号又はテストモード信号に基
づいて、バーンイン設定又はテストモード設定を行い、
入力される通常モード信号に基づいて通常モード設定を
行うモード設定回路を有する集積回路装置に於いて、電
源供給に応答してオートクリア信号を出力するオートク
リア回路と、該オートクリア回路より出力される上記オ
ートクリア信号に基づいて上記バーンインモード信号又
はテストモード信号を出力し、リセット信号又は動作開
始信号に基づいて通常モード信号を出力するモード信号
作成回路とを設け、該モード信号作成回路の出力を上記
モード設定回路に入力して成ることを特徴とするもので
ある。
されるバーンインモード信号又はテストモード信号に基
づいて、バーンイン設定又はテストモード設定を行い、
入力される通常モード信号に基づいて通常モード設定を
行うモード設定回路を有する集積回路装置に於いて、電
源供給に応答してオートクリア信号を出力するオートク
リア回路と、該オートクリア回路より出力される上記オ
ートクリア信号に基づいて上記バーンインモード信号又
はテストモード信号を出力し、リセット信号又は動作開
始信号に基づいて通常モード信号を出力するモード信号
作成回路とを設け、該モード信号作成回路の出力を上記
モード設定回路に入力して成ることを特徴とするもので
ある。
【００１６】また、本発明の集積回路装置は、上記集積
回路装置に於いて、上記モード信号作成回路が、上記オ
ートクリア信号によってセット（リセット）され上記リ
セット信号又は動作開始信号に基づいてリセット（セッ
ト）されるＲＳラッチにより構成されて成ることを特徴
とするものである。
回路装置に於いて、上記モード信号作成回路が、上記オ
ートクリア信号によってセット（リセット）され上記リ
セット信号又は動作開始信号に基づいてリセット（セッ
ト）されるＲＳラッチにより構成されて成ることを特徴
とするものである。
【００１７】本発明の集積回路装置では、バーンイン設
定やテストモード設定用に特別に設けられたモード設定
端子を必要としないため、集積回路装置を使用する装置
を作成する場合の設計の自由度を向上させると同時に、
装置の小型化を実現させることが可能である。
定やテストモード設定用に特別に設けられたモード設定
端子を必要としないため、集積回路装置を使用する装置
を作成する場合の設計の自由度を向上させると同時に、
装置の小型化を実現させることが可能である。
【００１８】また、このバーンイン設定やテストモード
設定を行うには、電源を投入するだけで設定可能である
為、バーンイン試験時など複数の集積回路装置を同時に
動作させるための試験用装置の配線に必要な時間の削減
が可能となる。
設定を行うには、電源を投入するだけで設定可能である
為、バーンイン試験時など複数の集積回路装置を同時に
動作させるための試験用装置の配線に必要な時間の削減
が可能となる。
【００１９】更に、このバーンイン設定やテストモード
設定の解除には、通常の動作時に入力する必要のある信
号を用いることを可能とした為、バーンイン設定やテス
トモード設定の解除用に特別な信号を必要とせず信号の
設定に必要な時間や作業の削減が可能となる。
設定の解除には、通常の動作時に入力する必要のある信
号を用いることを可能とした為、バーンイン設定やテス
トモード設定の解除用に特別な信号を必要とせず信号の
設定に必要な時間や作業の削減が可能となる。
【００２０】
【発明の実施の形態】図１に、本発明の集積回路装置の
バーンイン設定やテストモード設定を実現する場合の、
集積回路装置の構成の一例を示す。
バーンイン設定やテストモード設定を実現する場合の、
集積回路装置の構成の一例を示す。
【００２１】図に於いて、１１は内部回路、１２はモー
ド設定回路である。モード設定回路１２は、入力される
バーンインモード信号又はテストモード信号に基づい
て、バーンイン設定又はテストモード設定を行い、入力
される通常モード信号に基づいて通常モード設定を行
う。また、１３は、電源供給に応答してオートクリア信
号（ＡＣＬ信号）を出力するオートクリア回路（ＡＣＬ
回路）、１４は、ＡＣＬ回路１３より出力されるオート
クリア信号（ＡＣＬ）に基づいてバーンインモード信号
又はテストモード信号（“Ｌ”）を出力し、リセット信
号又は動作開始信号に基づいて通常モード信号
（“Ｈ”）を出力するモード信号作成回路であり、該モ
ード信号作成回路１４の出力は、上記モード設定回路１
２に入力されている。１５は電源端子、１６はＧＮＤ端
子、１７は動作クロック（ＣＫ）入力端子、１８は動作
開始信号又はリセット信号（ＳＰ）入力端子である。
ド設定回路である。モード設定回路１２は、入力される
バーンインモード信号又はテストモード信号に基づい
て、バーンイン設定又はテストモード設定を行い、入力
される通常モード信号に基づいて通常モード設定を行
う。また、１３は、電源供給に応答してオートクリア信
号（ＡＣＬ信号）を出力するオートクリア回路（ＡＣＬ
回路）、１４は、ＡＣＬ回路１３より出力されるオート
クリア信号（ＡＣＬ）に基づいてバーンインモード信号
又はテストモード信号（“Ｌ”）を出力し、リセット信
号又は動作開始信号に基づいて通常モード信号
（“Ｈ”）を出力するモード信号作成回路であり、該モ
ード信号作成回路１４の出力は、上記モード設定回路１
２に入力されている。１５は電源端子、１６はＧＮＤ端
子、１７は動作クロック（ＣＫ）入力端子、１８は動作
開始信号又はリセット信号（ＳＰ）入力端子である。
【００２２】この回路構成の例では、図４に示す従来の
回路例からモード設定端子を削除し、電源の投入と同時
に集積回路装置を自動的にバーンイン設定やテストモー
ド設定にするためのモード設定回路の電源投入時のリセ
ット信号（ＡＣＬ信号）を発生するＡＣＬ回路と、動作
モードの切換を行うモード信号作成回路とを追加するの
みであり、これらの追加する回路規模は、集積回路装置
全体から見れば非常に小さなものであり、集積回路装置
の面積増大やコスト上昇を引き起こすことはない。特
に、従来より電源投入時の動作を安定させるためにＡＣ
Ｌ回路を内蔵している集積回路装置では、回路の増加は
モード信号作成回路のみとなる。このモード信号作成回
路１４からのモード信号ＭＯＤＥが従来回路でのモード
信号と同様の動作を行う。すなわち、電源投入と同時に
ＡＣＬ信号が発生することにより、モード信号作成回路
１４から従来回路と同様のモード信号を作成すること
で、モード設定回路１２はバーンイン設定やテストモー
ド設定を行いテスト動作を行うことになる。
回路例からモード設定端子を削除し、電源の投入と同時
に集積回路装置を自動的にバーンイン設定やテストモー
ド設定にするためのモード設定回路の電源投入時のリセ
ット信号（ＡＣＬ信号）を発生するＡＣＬ回路と、動作
モードの切換を行うモード信号作成回路とを追加するの
みであり、これらの追加する回路規模は、集積回路装置
全体から見れば非常に小さなものであり、集積回路装置
の面積増大やコスト上昇を引き起こすことはない。特
に、従来より電源投入時の動作を安定させるためにＡＣ
Ｌ回路を内蔵している集積回路装置では、回路の増加は
モード信号作成回路のみとなる。このモード信号作成回
路１４からのモード信号ＭＯＤＥが従来回路でのモード
信号と同様の動作を行う。すなわち、電源投入と同時に
ＡＣＬ信号が発生することにより、モード信号作成回路
１４から従来回路と同様のモード信号を作成すること
で、モード設定回路１２はバーンイン設定やテストモー
ド設定を行いテスト動作を行うことになる。
【００２３】また、このバーンイン設定やテストモード
設定の解除には、動作開始信号であるＳＰ信号を用いる
ことにより、余分な回路の増大を防止している。すなわ
ち、バーンイン設定やテストモード設定の解除を行うに
は、ＳＰ信号をモード信号作成回路１４に入力し、モー
ド信号ＭＯＤＥをバーンイン設定やテストモード設定時
の“Ｌ”から、通常動作モード時の“Ｈ”にする事で実
現している。
設定の解除には、動作開始信号であるＳＰ信号を用いる
ことにより、余分な回路の増大を防止している。すなわ
ち、バーンイン設定やテストモード設定の解除を行うに
は、ＳＰ信号をモード信号作成回路１４に入力し、モー
ド信号ＭＯＤＥをバーンイン設定やテストモード設定時
の“Ｌ”から、通常動作モード時の“Ｈ”にする事で実
現している。
【００２４】このモード信号作成回路１４は通常使用さ
れているＲＳラッチにより実現可能である。このＲＳラ
ッチの例を図２に示す。この図２の回路では、１つの入
力信号であるＡＣＬ信号が“Ｈ”になると出力信号であ
るモード信号ＭＯＤＥは“Ｌ”となり、他方の入力信号
であるＳＰ信号が“Ｈ”になれば出力信号であるモード
信号ＭＯＤＥは“Ｈ”となる。従って、この図２の例の
回路を図１のモード信号作成回路１４として使用するこ
とで、従来回路と同様の動作を実現させることが可能で
ある。尚、ＡＣＬ回路１３の構成例を図６に示す。
れているＲＳラッチにより実現可能である。このＲＳラ
ッチの例を図２に示す。この図２の回路では、１つの入
力信号であるＡＣＬ信号が“Ｈ”になると出力信号であ
るモード信号ＭＯＤＥは“Ｌ”となり、他方の入力信号
であるＳＰ信号が“Ｈ”になれば出力信号であるモード
信号ＭＯＤＥは“Ｈ”となる。従って、この図２の例の
回路を図１のモード信号作成回路１４として使用するこ
とで、従来回路と同様の動作を実現させることが可能で
ある。尚、ＡＣＬ回路１３の構成例を図６に示す。
【００２５】図３に、図１に示した本発明の集積回路装
置の動作タイミング図を示す。
置の動作タイミング図を示す。
【００２６】Ｔ０のタイミングで電源を投入された時点
でＡＣＬ回路からＡＣＬ信号が作成され、このＡＣＬ信
号がモード信号作成回路に入力され、モード信号ＭＯＤ
Ｅが“Ｌ”に設定されることにより、電源投入時点から
モード信号ＭＯＤＥが“Ｌ”に設定されている期間は、
通常の動作ではなく、バーンイン動作やテストモード動
作となっている。
でＡＣＬ回路からＡＣＬ信号が作成され、このＡＣＬ信
号がモード信号作成回路に入力され、モード信号ＭＯＤ
Ｅが“Ｌ”に設定されることにより、電源投入時点から
モード信号ＭＯＤＥが“Ｌ”に設定されている期間は、
通常の動作ではなく、バーンイン動作やテストモード動
作となっている。
【００２７】Ｔ１のタイミングで入力端子１７（ＣＫ）
に動作クロックＣＫを入力しているが、モード信号ＭＯ
ＤＥが“Ｌ”に設定されたままであるため、動作状態は
バーンイン設定やテストモード設定のままである。
に動作クロックＣＫを入力しているが、モード信号ＭＯ
ＤＥが“Ｌ”に設定されたままであるため、動作状態は
バーンイン設定やテストモード設定のままである。
【００２８】Ｔ２のタイミングで入力端子１８（ＳＰ）
に“Ｈ”のパルスであるＳＰ信号が入力された時点で、
動作モードは通常動作モードになり、入力端子１７（Ｃ
Ｋ）に動作クロックＣＫを入力することで、通常の動作
を開始することになる。
に“Ｈ”のパルスであるＳＰ信号が入力された時点で、
動作モードは通常動作モードになり、入力端子１７（Ｃ
Ｋ）に動作クロックＣＫを入力することで、通常の動作
を開始することになる。
【００２９】また、上記の実施例では、ＳＰ信号の入力
と同時に動作モードが通常動作モードに切り換わる回路
になっているが、他の方法として、ＳＰ信号を複数計測
することにより通常動作モードへの切換を実施する方法
や、ＳＰ信号入力後、ＣＫ信号を複数計測することによ
り通常動作モードへの切換を実施する方法などが考えら
れる。
と同時に動作モードが通常動作モードに切り換わる回路
になっているが、他の方法として、ＳＰ信号を複数計測
することにより通常動作モードへの切換を実施する方法
や、ＳＰ信号入力後、ＣＫ信号を複数計測することによ
り通常動作モードへの切換を実施する方法などが考えら
れる。
【００３０】前者の場合のモード信号作成回路の構成例
を図７に示す。図７に於いて、７１は、ＡＣＬ信号によ
りリセットされ、ＳＰ信号をｎ個カウントすると、その
Ｑｎ出力に“Ｈ”信号を出力するカウンタであり、例え
ば、バイナリカウンタ等により構成される。
を図７に示す。図７に於いて、７１は、ＡＣＬ信号によ
りリセットされ、ＳＰ信号をｎ個カウントすると、その
Ｑｎ出力に“Ｈ”信号を出力するカウンタであり、例え
ば、バイナリカウンタ等により構成される。
【００３１】また、後者の場合のモード信号作成回路の
構成例を図８に示す。図８に於いて、８１は、ＡＣＬ信
号によってリセットされ、そのＤ入力に電源が、また、
そのＣＫ入力にＳＰ信号が入力されるＤフリップフロッ
プ又はハーフラッチ（ＳＰ信号の立上りからカウントす
るか、又は立下りからカウントするかによって使い分け
る）、８２は、上記Ｄフリップフロップ又はハーフラッ
チ８１のＱ出力と、動作クロックＣＫとをその入力とす
るアンドゲート、８３は、ＡＣＬ信号によりリセットさ
れ、アンドゲート８２の出力であるＣＫ信号をｎ個カウ
ントすると、そのＱｎ出力に“Ｈ”信号を出力するカウ
ンタであり、該カウンタは、同様に、例えば、バイナリ
カウンタ等により構成される。
構成例を図８に示す。図８に於いて、８１は、ＡＣＬ信
号によってリセットされ、そのＤ入力に電源が、また、
そのＣＫ入力にＳＰ信号が入力されるＤフリップフロッ
プ又はハーフラッチ（ＳＰ信号の立上りからカウントす
るか、又は立下りからカウントするかによって使い分け
る）、８２は、上記Ｄフリップフロップ又はハーフラッ
チ８１のＱ出力と、動作クロックＣＫとをその入力とす
るアンドゲート、８３は、ＡＣＬ信号によりリセットさ
れ、アンドゲート８２の出力であるＣＫ信号をｎ個カウ
ントすると、そのＱｎ出力に“Ｈ”信号を出力するカウ
ンタであり、該カウンタは、同様に、例えば、バイナリ
カウンタ等により構成される。
【００３２】
【発明の効果】以上のように、電源投入と同時にバーン
イン設定やテストモード設定とする事で、従来問題とな
っていたテスト専用のモード設定用入力端子を削減する
ことが可能であり、集積回路装置を使用する装置を作成
する場合の設計の自由度を向上させると同時に、装置の
小型化を実現させ、また、動作試験実施時の試験用装置
の配線などに必要な時間を削減できる。
イン設定やテストモード設定とする事で、従来問題とな
っていたテスト専用のモード設定用入力端子を削減する
ことが可能であり、集積回路装置を使用する装置を作成
する場合の設計の自由度を向上させると同時に、装置の
小型化を実現させ、また、動作試験実施時の試験用装置
の配線などに必要な時間を削減できる。
【００３３】また、バーンイン設定やテストモード設定
の解除には、従来の動作開始信号又はリセット信号を用
いることにより、特別な解除用の信号を作成する必要が
なく、従来必要であったモード信号の作成に要する時間
の削減が可能である。
の解除には、従来の動作開始信号又はリセット信号を用
いることにより、特別な解除用の信号を作成する必要が
なく、従来必要であったモード信号の作成に要する時間
の削減が可能である。
【図１】本発明に係る集積回路装置のブロック構成図で
ある。
ある。
【図２】モード信号作成回路の構成図である。
【図３】本発明に係る集積回路装置の動作タイミング図
である。
である。
【図４】従来の集積回路装置のブロック構成図である。
【図５】従来の集積回路装置の動作タイミング図であ
る。
る。
【図６】オートクリア回路の構成図である。
【図７】モード信号作成回路の構成図である。
【図８】モード信号作成回路の構成図である。
１１ 内部回路 １２ モード設定回路 １３ オートクリア回路 １４ モード信号作成回路 １８ 動作開始信号又はリセット信号（ＳＰ）入力端子
Claims (2)
- 【請求項１】 入力されるバーンインモード信号又はテ
ストモード信号に基づいて、バーンイン設定又はテスト
モード設定を行い、入力される通常モード信号に基づい
て通常モード設定を行うモード設定回路を有する集積回
路装置に於いて、 電源供給に応答してオートクリア信号を出力するオート
クリア回路と、 該オートクリア回路より出力される上記オートクリア信
号に基づいて上記バーンインモード信号又はテストモー
ド信号を出力し、リセット信号又は動作開始信号に基づ
いて通常モード信号を出力するモード信号作成回路とを
設け、 該モード信号作成回路の出力を上記モード設定回路に入
力して成ることを特徴とする集積回路装置。 - 【請求項２】 上記オートクリア信号によってセット又
はリセットされ、上記リセット信号又は動作開始信号に
基づいてリセット又はセットされるＲＳラッチにより、
上記モード信号作成回路が構成されて成ることを特徴と
する、請求項１に記載の集積回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34307695A JP3670067B2 (ja) | 1995-12-28 | 1995-12-28 | 集積回路装置 |
| TW085109102A TW328182B (en) | 1995-12-28 | 1996-07-25 | Integrated circuit device |
| US08/690,828 US5818286A (en) | 1995-12-28 | 1996-08-01 | Integrated circuit device capable of making a burn-in setting and test mode setting to run a burn-in and a test mode operation |
| KR1019960032487A KR100215184B1 (ko) | 1995-12-28 | 1996-08-03 | 집적 회로 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34307695A JP3670067B2 (ja) | 1995-12-28 | 1995-12-28 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09184870A true JPH09184870A (ja) | 1997-07-15 |
| JP3670067B2 JP3670067B2 (ja) | 2005-07-13 |
Family
ID=18358761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34307695A Expired - Fee Related JP3670067B2 (ja) | 1995-12-28 | 1995-12-28 | 集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5818286A (ja) |
| JP (1) | JP3670067B2 (ja) |
| KR (1) | KR100215184B1 (ja) |
| TW (1) | TW328182B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496784B1 (ko) * | 1997-06-24 | 2005-09-14 | 삼성전자주식회사 | 반도체메모리장치의mrs |
| KR100791075B1 (ko) * | 2006-11-15 | 2008-01-03 | 삼성전자주식회사 | 파워 업 리셋 회로 및 이를 구비한 반도체 장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5912571A (en) * | 1997-10-09 | 1999-06-15 | Mosel Vitelic Corporation | Using the internal supply voltage ramp rate to prevent premature enabling of a device during power-up |
| US8415993B1 (en) * | 2011-10-26 | 2013-04-09 | Sand 9, Inc. | Power-on reset circuit and method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04218938A (ja) * | 1990-12-19 | 1992-08-10 | Sharp Corp | 集積回路装置 |
| KR950004858B1 (ko) * | 1992-03-17 | 1995-05-15 | 삼성전자 주식회사 | 내부전원전압 발생회로 |
-
1995
- 1995-12-28 JP JP34307695A patent/JP3670067B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-25 TW TW085109102A patent/TW328182B/zh active
- 1996-08-01 US US08/690,828 patent/US5818286A/en not_active Expired - Lifetime
- 1996-08-03 KR KR1019960032487A patent/KR100215184B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496784B1 (ko) * | 1997-06-24 | 2005-09-14 | 삼성전자주식회사 | 반도체메모리장치의mrs |
| KR100791075B1 (ko) * | 2006-11-15 | 2008-01-03 | 삼성전자주식회사 | 파워 업 리셋 회로 및 이를 구비한 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053279A (ko) | 1997-07-31 |
| KR100215184B1 (ko) | 1999-08-16 |
| US5818286A (en) | 1998-10-06 |
| JP3670067B2 (ja) | 2005-07-13 |
| TW328182B (en) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2579327B2 (ja) | 半導体集積回路 | |
| JPH09184870A (ja) | 集積回路装置 | |
| JPH06105285B2 (ja) | 半導体集積回路装置 | |
| JPH06160476A (ja) | スキャンパスのテスト制御回路 | |
| EP0471390A2 (en) | A frequency divider circuit | |
| JPS578858A (en) | Integrated circuit package | |
| JPS61140876A (ja) | 半導体集積回路装置 | |
| JPH01183148A (ja) | 半導体集積回路 | |
| JPS6123835Y2 (ja) | ||
| JPH052052A (ja) | 半導体装置のテスト信号発生回路 | |
| JPH11296400A (ja) | モード設定回路 | |
| JPH05335899A (ja) | フリップフロップ回路 | |
| JP3116832B2 (ja) | Ｌｓｉ検査方式 | |
| JPH09153802A (ja) | 半導体集積回路 | |
| JPH07244124A (ja) | 集積回路チップ | |
| JPH0518395B2 (ja) | ||
| JPH10290142A (ja) | 半導体集積回路のフリップフロップ回路とそのクロック制御回路 | |
| JPH0159550B2 (ja) | ||
| JP3084856B2 (ja) | 双方向バッファ回路 | |
| JP3425580B2 (ja) | 半導体集積回路のテスト信号発生回路 | |
| JPH0694800A (ja) | テスト回路 | |
| JPH03279882A (ja) | 半導体集積回路 | |
| JPH0865118A (ja) | 半導体集積回路 | |
| JPH0772204A (ja) | 半導体集積回路 | |
| JPH0464033B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |