JPS61140876A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS61140876A JPS61140876A JP59262936A JP26293684A JPS61140876A JP S61140876 A JPS61140876 A JP S61140876A JP 59262936 A JP59262936 A JP 59262936A JP 26293684 A JP26293684 A JP 26293684A JP S61140876 A JPS61140876 A JP S61140876A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- input
- test mode
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、特に１つの入力端子に対して供給される信
号によって、ユーザの使用する通常モードと共に、テス
トモードが効果的に設定制御できるようにする半導体集
積回路装置に関する。
号によって、ユーザの使用する通常モードと共に、テス
トモードが効果的に設定制御できるようにする半導体集
積回路装置に関する。
［背景技術］
１チツプに集積される回路機能数は、非常に増加する状
態にあるものであるが、これらの回路機能は設定したテ
ストパターンによってその回路動作状態を評価する必要
がある。
態にあるものであるが、これらの回路機能は設定したテ
ストパターンによってその回路動作状態を評価する必要
がある。
このような集積回路装置の評価をするには、集積回路装
置に対して特別に設定されたテストモード指令用の端子
に対してテストモード指令を与えて、設定されるテスト
パターンによる回路機能の評価を実行するようにしてい
る。しかし、このようにしたのでは、テストモード用に
特別入力端子を設定する必要がある。１つの集積回路装
置に組込み設定される回路機能が増加すると、この回路
機能に対応する状態で端子数も増大するものであり、テ
ストモード用の端子を特別に設定することが困難な状態
となってきている。
置に対して特別に設定されたテストモード指令用の端子
に対してテストモード指令を与えて、設定されるテスト
パターンによる回路機能の評価を実行するようにしてい
る。しかし、このようにしたのでは、テストモード用に
特別入力端子を設定する必要がある。１つの集積回路装
置に組込み設定される回路機能が増加すると、この回路
機能に対応する状態で端子数も増大するものであり、テ
ストモード用の端子を特別に設定することが困難な状態
となってきている。
このような点を考慮して、例えば特開昭５５−１１００
６７号公報、さらに特公昭５９−２８９８６号公報に示
されるよに、入力端子に対して例えば電源電圧を越える
ような電圧信号を印加設定し、この特別の電圧信号によ
ってテストモードを起動するようにすることが考えられ
ている。
６７号公報、さらに特公昭５９−２８９８６号公報に示
されるよに、入力端子に対して例えば電源電圧を越える
ような電圧信号を印加設定し、この特別の電圧信号によ
ってテストモードを起動するようにすることが考えられ
ている。
しかしながら、このようにしてテストモードを起動する
ために高電圧信号を用いることが知られていても、この
ような手段によって確実にテストモードが設定される状
態にあるか否かをテストする手段に関しては知られてい
ない。具体的には、テストモードを起動するために高電
圧信号が供給される入力端子のテストを実行する手段が
存在しないものである。
ために高電圧信号を用いることが知られていても、この
ような手段によって確実にテストモードが設定される状
態にあるか否かをテストする手段に関しては知られてい
ない。具体的には、テストモードを起動するために高電
圧信号が供給される入力端子のテストを実行する手段が
存在しないものである。
［発明が解決しようとする問題点］
この発明は上記のような点に鑑みなされたもので、１つ
の入力端子に対して供給される信号によってテストモー
ドが効果的に設定されるようにする場合に、このテスト
モードを起動するために高電圧信号を使用するように設
定するものであり、特にこの高電圧信号によるテストモ
ード起動指令が与えられる入力端子の状態を確実にテス
トすることができるようにする半導体集積回路装置を提
供しようとするものである。
の入力端子に対して供給される信号によってテストモー
ドが効果的に設定されるようにする場合に、このテスト
モードを起動するために高電圧信号を使用するように設
定するものであり、特にこの高電圧信号によるテストモ
ード起動指令が与えられる入力端子の状態を確実にテス
トすることができるようにする半導体集積回路装置を提
供しようとするものである。
［問題点を解決するための手段］
すなわち、この発明に係る半導体集積回路装置は、入力
端子に対してそれぞ′れ位相φαおよびφβが異なる状
態で、時分割的にテスト用入力信号および上記入力信号
より充分に高電圧のテストモード起動指令信号を供給設
定するものであり、上記入力端子から入力されたテスト
用入力信号は上記位相によって識別検出すると共に、高
電圧状態のテストモード起動指令信号は高電圧検出回路
によって検出し、この高電圧検出回路からの検出信号に
よってテストモードを起動設定し、上記テスト用入力信
号に対するテストモードを設定するものである。
端子に対してそれぞ′れ位相φαおよびφβが異なる状
態で、時分割的にテスト用入力信号および上記入力信号
より充分に高電圧のテストモード起動指令信号を供給設
定するものであり、上記入力端子から入力されたテスト
用入力信号は上記位相によって識別検出すると共に、高
電圧状態のテストモード起動指令信号は高電圧検出回路
によって検出し、この高電圧検出回路からの検出信号に
よってテストモードを起動設定し、上記テスト用入力信
号に対するテストモードを設定するものである。
［作用コ
上記のように構成される半導体集積回路装置にあっては
、通常に使用される入力端子に対して、位相φαおよび
φβにそれぞれ対応して時分割的に設定されたテスト用
入力信号、並びに高電圧信号を供給設定するようにする
と、高電圧検出回路によって上記高電圧信号の入力が検
出記憶され、テストモードが起動設定されるようになる
。この場合、特定される位相に対応して上記テスト用入
力信号も検出されるものであるため、この集積回路装置
においてテストモード信号とテスト用入力信号を生成す
るようになるものであり、テストモードにおける上記入
力端子のテストが実行されるようになるものである。
、通常に使用される入力端子に対して、位相φαおよび
φβにそれぞれ対応して時分割的に設定されたテスト用
入力信号、並びに高電圧信号を供給設定するようにする
と、高電圧検出回路によって上記高電圧信号の入力が検
出記憶され、テストモードが起動設定されるようになる
。この場合、特定される位相に対応して上記テスト用入
力信号も検出されるものであるため、この集積回路装置
においてテストモード信号とテスト用入力信号を生成す
るようになるものであり、テストモードにおける上記入
力端子のテストが実行されるようになるものである。
［実施例］
以下、図面を参照してこの発明の一実施例を説明する。
第１図は半導体集積回路装置の入力端子部分を示すもの
で、この入力端子１１に対して供給された入力信号は、
第１の信号ライン１２および第２の信号ライン１３に対
して並列的に供給される。
で、この入力端子１１に対して供給された入力信号は、
第１の信号ライン１２および第２の信号ライン１３に対
して並列的に供給される。
上記第１の信号ライン１２に対しては、クロックφαに
よって制御されるインバータ１４が設けられているもの
で、位相φαに対応して入力された信号を検出し記憶設
定するようになる。そして、このインバータ１４で検出
された信号は、テスト用入力信号として図では示されな
い内部回路に導かれるようになる。
よって制御されるインバータ１４が設けられているもの
で、位相φαに対応して入力された信号を検出し記憶設
定するようになる。そして、このインバータ１４で検出
された信号は、テスト用入力信号として図では示されな
い内部回路に導かれるようになる。
また、第２の信号ライン１３に対しては、高電圧検出回
路１５が接続設定されている。この検出回路は、上記テ
スト用入力信号レベルよりも充分に高い電圧状態にある
テストモード設定指令用の高電圧信号が入力された時に
これを検出する。この高電圧信号は上記入力信号とは異
なる位相φβに対応して存在するものであり、クロック
φβに対応して駆動されるインバータ１６に高電圧信号
の入力状態が記憶設定される。そして、このテストモー
ド設定指令となる高電圧信号は、インバータ１７から上
記テスト用入力信号と同じ位相φαに対応して取出され
、半導体集積回路装置の内部に導かれ、テストモードを
起動設定するようになる。
路１５が接続設定されている。この検出回路は、上記テ
スト用入力信号レベルよりも充分に高い電圧状態にある
テストモード設定指令用の高電圧信号が入力された時に
これを検出する。この高電圧信号は上記入力信号とは異
なる位相φβに対応して存在するものであり、クロック
φβに対応して駆動されるインバータ１６に高電圧信号
の入力状態が記憶設定される。そして、このテストモー
ド設定指令となる高電圧信号は、インバータ１７から上
記テスト用入力信号と同じ位相φαに対応して取出され
、半導体集積回路装置の内部に導かれ、テストモードを
起動設定するようになる。
第２図は上記のような入力端子１１に対して供給される
入力信号の状態を説明するもので、まず同図の（Ａ）お
よび（Ｂ）に示すように位相φαおよびφβが異なる状
態に設定されるものであり、同じく（Ｃ）図に示すよう
に位相φαに対応する状態で電圧Ｖｄｄのテスト用入力
信号が設定される。
入力信号の状態を説明するもので、まず同図の（Ａ）お
よび（Ｂ）に示すように位相φαおよびφβが異なる状
態に設定されるものであり、同じく（Ｃ）図に示すよう
に位相φαに対応する状態で電圧Ｖｄｄのテスト用入力
信号が設定される。
また、この入力信号に挟まれる状態で、すなわち位相φ
βに同期する状態で上記電圧Ｖｄｄより充分に高い電圧
ｖｈの高電圧信号が入力されるように設定されるもので
ある。
βに同期する状態で上記電圧Ｖｄｄより充分に高い電圧
ｖｈの高電圧信号が入力されるように設定されるもので
ある。
すなわち、半導体集積回路装置のテストモードを起動す
る場合には、入力端子１１に対して電圧ｖｈの高電圧信
号を供給設定してテストモードを設定するものであるが
、この半導体集積回路装置の上記高電圧信号の供給され
る入力端子用のテストを実行する場合には、上記第２図
の（Ｃ）に示すような入力端子テスト用入力信号をこの
入力端子１１に対して結合する。
る場合には、入力端子１１に対して電圧ｖｈの高電圧信
号を供給設定してテストモードを設定するものであるが
、この半導体集積回路装置の上記高電圧信号の供給され
る入力端子用のテストを実行する場合には、上記第２図
の（Ｃ）に示すような入力端子テスト用入力信号をこの
入力端子１１に対して結合する。
このように入力端子１１に対して上記のような信号が入
力されると、高電圧検出回路１５の検出出力によってテ
ストモード信号が発生されると共に、クロックφαに対
応してテスト用入力信号が検出入力されるようになる。
力されると、高電圧検出回路１５の検出出力によってテ
ストモード信号が発生されると共に、クロックφαに対
応してテスト用入力信号が検出入力されるようになる。
したがって、上記入力端子１１は時分割的に使用される
ようになり、この集積回路装置の内部でテストモード信
号とテスト用入力信号が生成されるようになり、上記テ
ストモードによって入力信号をテストできるようになる
。
ようになり、この集積回路装置の内部でテストモード信
号とテスト用入力信号が生成されるようになり、上記テ
ストモードによって入力信号をテストできるようになる
。
上記実施例にあっては、正の高電圧信号によってテスト
モード指令信号を設定したが、このテストモード設定信
号を負の高電圧信号で構成するようにしてもよい。すな
わち、第３図の（Ａ）および（Ｂ）に示すようなりロッ
クφαおよびφβに対して、負のテスト用入力信号を設
定すると共に、負電圧−ｖｈの電圧信号をテストモード
指令信号として設定するものである。
モード指令信号を設定したが、このテストモード設定信
号を負の高電圧信号で構成するようにしてもよい。すな
わち、第３図の（Ａ）および（Ｂ）に示すようなりロッ
クφαおよびφβに対して、負のテスト用入力信号を設
定すると共に、負電圧−ｖｈの電圧信号をテストモード
指令信号として設定するものである。
このような場合には、第１図の回路において、高電圧検
出回路１５を負電圧検出回路として構成すればよいもの
である。
出回路１５を負電圧検出回路として構成すればよいもの
である。
また、これまでの実施例では、高電圧信号をクロックφ
βにそれぞれ対応して発生するようにして示したが、位
相の異なるクロックφαおよびφβを第４図の（Ａ）お
よび（Ｂ）に示すように発生すると共に、同図の（Ｃ）
に示すように位相φβにとびとびに対応する状態でサン
プリングパルスφＳを発生する。そして、同図の（Ｄ）
に示すように上記サンプリングパルスφＳに対応して高
電圧信号を発生し、この高電圧信号によってテス］・モ
ードが起動されるようにする。
βにそれぞれ対応して発生するようにして示したが、位
相の異なるクロックφαおよびφβを第４図の（Ａ）お
よび（Ｂ）に示すように発生すると共に、同図の（Ｃ）
に示すように位相φβにとびとびに対応する状態でサン
プリングパルスφＳを発生する。そして、同図の（Ｄ）
に示すように上記サンプリングパルスφＳに対応して高
電圧信号を発生し、この高電圧信号によってテス］・モ
ードが起動されるようにする。
すなわち、このように入力信号を設定すれば、上記（Ｄ
）図からも明かとなるようにテスト用入力信号の期間を
充分に長く設定できるものであり、この入力信号による
テストがより効果的に実行されるようになる。
）図からも明かとなるようにテスト用入力信号の期間を
充分に長く設定できるものであり、この入力信号による
テストがより効果的に実行されるようになる。
さらに第５図に示すように、第１図で示したように高電
圧検出回路１５で高電圧信号を検出し、インバータ１６
からφαに対応してテストモード信号が出力されるよう
になった場合、このテストモード信号をＤ型フリップフ
ロップ２０および２１からなる遅延回路２２を介して検
出し、この検出信号をノア回路２３から取出すように構
成するようにしてもよい。このように構成すれば、第６
図の（Ｃ）に示すように例えば１サイクルの間入力端子
１１に対して供給される高電圧信号が欠如し、その間入
力端子１１部が通常電圧状態となったとしても、その間
テストモード信号の活性状態が持続するようになり、効
果的にテストモードが設定されるものである。
圧検出回路１５で高電圧信号を検出し、インバータ１６
からφαに対応してテストモード信号が出力されるよう
になった場合、このテストモード信号をＤ型フリップフ
ロップ２０および２１からなる遅延回路２２を介して検
出し、この検出信号をノア回路２３から取出すように構
成するようにしてもよい。このように構成すれば、第６
図の（Ｃ）に示すように例えば１サイクルの間入力端子
１１に対して供給される高電圧信号が欠如し、その間入
力端子１１部が通常電圧状態となったとしても、その間
テストモード信号の活性状態が持続するようになり、効
果的にテストモードが設定されるものである。
第７図は高電圧信号の入力が欠如する状態があっても、
テストモードを継続設定するさらに他の手段の例を示す
もので、高電圧検出回路１５の検出信号によってフリッ
プフロップ回路２４をセット制御してテストモード信号
を設定させるようにする。
テストモードを継続設定するさらに他の手段の例を示す
もので、高電圧検出回路１５の検出信号によってフリッ
プフロップ回路２４をセット制御してテストモード信号
を設定させるようにする。
また、上記高電圧検出に対応する信号は、クロックφα
およびφβによって計数駆動されるカウンタ２５に対し
てクリア指令として供給すると共に、このカウンタ２４
が特定計数状態となったときの出力信号によって上記ノ
リツブフロップ回路２４をリセット制御するように構成
する。したがって、このように構成すれば、高電圧入力
信号が欠如した状態となってもカウンタ２５の特定され
る計数値まで計数されるまでの間、フリップフロップ回
路２４はセット状態に継続保持され、テストモード信号
が継続保持される。
およびφβによって計数駆動されるカウンタ２５に対し
てクリア指令として供給すると共に、このカウンタ２４
が特定計数状態となったときの出力信号によって上記ノ
リツブフロップ回路２４をリセット制御するように構成
する。したがって、このように構成すれば、高電圧入力
信号が欠如した状態となってもカウンタ２５の特定され
る計数値まで計数されるまでの間、フリップフロップ回
路２４はセット状態に継続保持され、テストモード信号
が継続保持される。
［発明の効果コ
以上のようにこの発明に係る半導体集積回路装置によれ
ば、テストモード設定指令のために高電圧信号を通常の
入力端子に対して供給制御するような場合に、そのため
の入力端子のテストモードにおけるテストが効果的に実
行できるものであり、ユーザにおいて効果的にテストモ
ードを設定できる半導体集積回路装置の特に入力端子の
テストを実行するために大きな効果を発揮するものであ
る。
ば、テストモード設定指令のために高電圧信号を通常の
入力端子に対して供給制御するような場合に、そのため
の入力端子のテストモードにおけるテストが効果的に実
行できるものであり、ユーザにおいて効果的にテストモ
ードを設定できる半導体集積回路装置の特に入力端子の
テストを実行するために大きな効果を発揮するものであ
る。
第１図はこの発明の一実施例に係る半導体集積回路装置
の特にテストモード設定を行う入力端子に対応する部分
を示す回路構成図、第２図は上記実施例の動作を説明す
るタイムチャート、第３図および第４図はそれぞれはこ
の発明の他の実施例を説明するためのタイムチャート、
第５図はこの発明のさらに他の実施例を説明する回路構
成図、第６図は上記実施例の動作を説明するタイムチャ
ート、第７図はこの発明さらに他の実施例を説明する回
路構成図である。 １１・・・入力端子、１２・・・第１の信号ライン、１
３・・・第２の信号ライン、１４．１６．１７・・・イ
ンバータ、−１５・・・高電圧検出回路。 第１図 第２図 第３図
の特にテストモード設定を行う入力端子に対応する部分
を示す回路構成図、第２図は上記実施例の動作を説明す
るタイムチャート、第３図および第４図はそれぞれはこ
の発明の他の実施例を説明するためのタイムチャート、
第５図はこの発明のさらに他の実施例を説明する回路構
成図、第６図は上記実施例の動作を説明するタイムチャ
ート、第７図はこの発明さらに他の実施例を説明する回
路構成図である。 １１・・・入力端子、１２・・・第１の信号ライン、１
３・・・第２の信号ライン、１４．１６．１７・・・イ
ンバータ、−１５・・・高電圧検出回路。 第１図 第２図 第３図
Claims (1)
- 異なる位相φαおよびφβにそれぞれ対応して時分割
的にテスト用入力信号およびこの入力信号レベルより充
分に高い高電圧信号が入力設定される入力端子と、この
入力端子からのテスト用入力信号をこの入力信号の位相
に対応して検出する入力信号ラインと、上記入力端子か
らの高電圧入力信号を検出する高電圧検出回路と、この
高電圧検出回路で検出された高電圧入力信号を記憶設定
し上記入力信号に対するテストモードを設定指令する手
段とを具備したことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59262936A JPH0782066B2 (ja) | 1984-12-14 | 1984-12-14 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59262936A JPH0782066B2 (ja) | 1984-12-14 | 1984-12-14 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61140876A true JPS61140876A (ja) | 1986-06-27 |
| JPH0782066B2 JPH0782066B2 (ja) | 1995-09-06 |
Family
ID=17382631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59262936A Expired - Lifetime JPH0782066B2 (ja) | 1984-12-14 | 1984-12-14 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782066B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161175A (ja) * | 1987-12-17 | 1989-06-23 | Fujitsu Ten Ltd | 集積回路の検査方法 |
| US6492721B1 (en) | 1998-06-11 | 2002-12-10 | Nec Corporation | High-voltage signal detecting circuit |
| JP2007159814A (ja) * | 2005-12-14 | 2007-06-28 | Pentax Corp | 内視鏡用液体塗布具 |
-
1984
- 1984-12-14 JP JP59262936A patent/JPH0782066B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161175A (ja) * | 1987-12-17 | 1989-06-23 | Fujitsu Ten Ltd | 集積回路の検査方法 |
| US6492721B1 (en) | 1998-06-11 | 2002-12-10 | Nec Corporation | High-voltage signal detecting circuit |
| JP2007159814A (ja) * | 2005-12-14 | 2007-06-28 | Pentax Corp | 内視鏡用液体塗布具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0782066B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61140876A (ja) | 半導体集積回路装置 | |
| JPS6222079A (ja) | 半導体集積回路装置 | |
| JPH09184870A (ja) | 集積回路装置 | |
| JP2897540B2 (ja) | 半導体集積回路 | |
| KR100365406B1 (ko) | 액정 디스플레이 컨트롤러의 자동 리셋 회로 | |
| JPS6313551Y2 (ja) | ||
| JP2538074B2 (ja) | 論理集積回路 | |
| SU815887A1 (ru) | Устройство дл контрол последова-ТЕльНОСТи иМпульСОВ | |
| JPH0441438Y2 (ja) | ||
| US5617310A (en) | Multiple operation mode microcontroller | |
| JPH11296400A (ja) | モード設定回路 | |
| JP2794440B2 (ja) | Ｐｗｍ制御装置 | |
| JPS63296519A (ja) | 電子スイッチ | |
| JPH0326976A (ja) | 半導体集積回路のテスト装置 | |
| JPH03274810A (ja) | 半導体集積回路 | |
| JPH06120812A (ja) | 半導体集積回路 | |
| JPS61216047A (ja) | スキヤン論理回路 | |
| JPH03171234A (ja) | クロック同期式記憶回路 | |
| JPH0295281A (ja) | 半導体集積回路装置 | |
| JPH0879033A (ja) | リモコン送信用半導体装置 | |
| JPS628822B2 (ja) | ||
| JPS6273274U (ja) | ||
| JPH0279619A (ja) | 周波数逓倍回路 | |
| JPH03201140A (ja) | 集積回路装置 | |
| JPH03122579A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |