JPH0782066B2 - 半導体集積回路装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、特に１つの入力端子に対して供給される信
号によって、ユーザの使用する通常モードと共に、テス
トモードが効果的に設定制御できるようにする半導体集
積回路装置に関する。

［背景技術］ １チップに集積される回路機能数は、非常に増加する状
態にあるものであるが、これらの回路機能は設定したテ
ストパターンによってその回路動作状態を評価する必要
がある。

このような集積回路装置の評価をするには、集積回路装
置に対して特別に設定されたテストモード指令用の端子
に対してテストモード指令を与えて、設定されるテスト
パターンによる回路機能の評価を実行するようにしてい
る。しかし、このようにしたのでは、テストモード用に
特別入力端子を設定する必要がある。１つの集積回路装
置に組込み設定される回路機能が増加すると、この回路
機能に対応する状態で端子数も増大するものであり、テ
ストモード用の端子を特別に設定することが困難な状態
となってきている。

このような点を考慮して、例えば特開昭55−110067号公
報、さらに特公昭59−28986号公報に示されるように、
入力端子に対して例えば電源電圧を越えるような電圧信
号を印加設定し、この特別の電圧信号によってテストモ
ードを起動するようにすることが考えられている。

しかしながら、この場合、回路機能の評価を実行すると
きに確実にテストモードが設定される状態にあるか否か
を確認することができる。しかしながら、上記のように
テストモードを起動するために高電圧信号を用いること
が知られていても、入力端子が通常の動作の時に正確に
入力信号を検出するか否かを判定する手段に関しては知
られていない。即ち、テストモードを起動するために高
電圧信号が供給される入力端子のテストを実行する手段
が存在しないものである。

［発明が解決しようとする問題点］ この発明は上記のような点に鑑みなされたもので、１つ
の入力端子に対して供給される信号によってテストモー
ドが効果的に設定されるようにする場合に、このテスト
モードを起動するために高電圧信号を使用するように設
定するものであり、特にこの高電圧信号によるテストモ
ード起動指令が与えられる入力端子の状態を確実にテス
トすることができるようにする半導体集積回路装置を提
供しようとするものである。

［問題点を解決するための手段］ すなわち、この発明に係る半導体集積回路装置は、 同一の周期で異なる位相φαおよびφβにそれぞれ対応
して、テスト用入力信号およびこの入力信号とは異なる
高電圧のテストモード起動指令信号が時分割的に入力設
定される入力端子と、 この入力端子に接続され、前記テスト用入力信号が位相
φαに対応して供給される第１の信号ラインと、 前記入力端子から分岐して前記第１の信号ラインに対し
て並列接続され、前記テストモード起動指令信号が供給
される第２の信号ラインと、 この第２の信号ラインに接続され、前記テストモード起
動指令信号を検出し、この指令信号に応じた信号を出力
する高電圧検出回路と、 この高電圧検出回路からの出力信号を位相φβに対応し
て記憶設定し、回路機能に対するテストモードを起動設
定する手段と を備え、 前記回路機能に対するテストモードが起動設定されてい
る状態において位相φαに対応して前記テスト用入力信
号をテスト用信号として供給することを特徴とする。

［作用］ 上記のように構成される半導体集積回路装置にあって
は、通常に使用される入力端子に対して、位相φαおよ
びφβにそれぞれ対応して時分割的に設定されたテスト
用入力信号、並びに高電圧信号を供給設定するようにす
ると、高電圧検出回路によって上記高電圧信号の入力が
検出記憶され、テストモードが起動設定されるようにな
る。この場合、特定される位相に対応して上記テスト用
入力信号も検出されるものであるため、この集積回路装
置においてテストモード信号とテスト用入力信号を生成
するようになるものであり、テストモードにおける上記
入力端子のテストが実行されるようになるものである。

［実施例］ 以下、図面を参照してこの発明の一実施例を説明する。
第１図は半導体集積回路装置の入力端子部分を示すもの
で、この入力端子11に対して供給された入力信号は、第
１の信号ライン12および第２の信号ライン13に対して並
列的に供給される。上記第１の信号ライン12に対して
は、クロックφαによって制御されるインバータ14が設
けられているもので、位相φαに対応して入力された信
号を検出し記憶設定するようになる。そして、このイン
バータ14で検出された信号は、テスト用入力信号として
図では示されない内部回路に導かれるようになる。

また、第２の信号ライン13に対しては、高電圧検出回路
15が接続設定されている。この検出回路は、上記テスト
用入力信号レベルよりも充分に高い電圧状態にあるテス
トモード設定指令用の高電圧信号が入力された時にこれ
を検出する。この高電圧信号は上記入力信号とは異なる
位相φβに対応して存在するものであり、クロックφβ
に対応して駆動されるインバータ16に高電圧信号の入力
状態が記憶設定される。そして、このテストモード設定
指令となる高電圧信号は、インバータ17から上記テスト
用入力信号と同じ位相φαに対応して取出され、半導体
集積回路装置の内部に導かれ、テストモードを起動設定
するようになる。

第２図は上記のような入力端子11に対して供給される入
力信号の状態と、第１の信号ライン12および第２の信号
ライン13における入出力信号の状態を遂一示すものであ
り、以下同図に従って各状態について順に説明する。

まず、同図（Ａ）および（Ｂ）に示すように位相φαお
よびφβが同一周期で異なる状態に設定され、位相φα
に対応する状態で電圧Vdd或いは電圧Vssのテスト用入力
信号が入力端子11に対して供給され設定される。また、
このテスト用入力信号に挟まれる状態で、すなわち位相
φβに同期する状態で上記テスト用入力信号とは異なる
高電圧の電圧Vhのテストモード起動指令信号が入力端子
11に対して供給され設定される。これらの入力信号の状
態を同図（Ｃ）に示す。なお、本実施例では、電圧Vdd
と電圧Vssを位相φα毎に交互に設定するものとし、図
では一方を破線で表すこととする。

入力端子11に対して上記のような信号が供給されると、
第１の信号ライン12に設けられたインバータ14へは同図
（Ｄ）に示すように信号が入力される。この入力信号に
基づいて、インバータ14からは位相φαに対応した状態
にて信号が出力され、同図（Ｅ）に示すようなテスト用
入力信号として半導体集積回路装置の内部に供給され
る。

一方、第２の信号ライン13に設けられた高電圧検出回路
15からは、入力端子11に供給された信号に基づいて、同
図（Ｆ）に示すような信号が出力される。インバータ16
からは、高電圧検出回路15からの出力信号を受けて、位
相φβに対応した状態にて同図（Ｇ）に示すような信号
が出力される。インバータ17からは、インバータ16から
の出力信号を受けて、同図（Ｈ）に示すような信号が位
相φαに対応した状態にてテストモード信号として出力
され、半導体集積回路装置に組込み設定される回路機能
に対するテストモードが起動設定されることになる。

このように、半導体集積回路装置のテストモードを起動
設定する場合には、入力端子11に対して電圧Vhの高電圧
信号を供給設定してテストモードを設定するのである
が、この半導体集積回路装置の上記高電圧信号の供給さ
れる入力端子11のテストを実行する場合には、同図
（Ｃ）に示すような入力端子テスト用入力信号をこの入
力端子11に対して結合されることになる。つまり、回路
機能に対するテストモードが地動設定されている状態に
おいて、位相φαに対応してテスト用入力信号がテスト
用信号として供給されるようなるのである。従って、上
記入力端子11は時分割的に使用されるようになり、この
半導体集積回路装置内部でテストモード信号とテスト用
入力信号生成がされるようになり、上記テストモード起
動設定状態において入力信号がテストできるようにな
る。

上記実施例にあっては、正の高電圧信号によってテスト
モード指令信号を設定したが、このテストモード設定信
号を負の高電圧信号で構成するようにしてもよい。すな
わち、第３図の（Ａ）および（Ｂ）に示すようなクロッ
クφαおよびφβに対して、負のテスト用入力信号を設
定すると共に、負電圧−Vhの電圧信号をテストモード指
令信号として設定するものである。

このような場合には、第１図の回路において、高電圧検
出回路15を負電圧検出回路として構成すればよいもので
ある。

また、これまでの実施例では、高電圧信号をクロックλ
βにそれぞれ対応して発生するようにして示したが、位
相の異なるクロックφαおよびφＢを第４図の（Ａ）お
よび（Ｃ）に示すように発生する共に、同図の（Ｃ）に
示すように位相φＢにとびだすに対応する状態でサンプ
リングパルスφｓを発生する。そして、同図（Ｄ）に示
すように上記サンプリングパルスφｓに対応して高電圧
信号を発生し、この高電圧信号によってテストモードが
起動されるようにする。

すなわち、このように入力信号を設定すれば、上記
（Ｄ）図からも明かとなるようにテスト用入力信号の期
間を充分に長く設定できるものであり、この入力信号に
よるテストがより効果的に実行されるようになる。

さらに第５図に示すように、第１図で示したように高電
圧検出回路15で高電圧信号を検出し、インバータ16から
φβに対応してテストモード信号が出力されるようにな
った場合、このテストモード信号をＤ型フリップフロッ
プ20および21からなる遅延回路22を介して検出し、この
検出信号をノア回路23から取出すように構成するように
してもよい。このように構成すれば、第６図の（Ｃ）に
示すように例えば１サイクルの間入力端子11に対して供
給される高電圧信号が欠如し、その間入力端子11部が通
常電圧状態となったとしても、その間テストモードの信
号の活性状態が持続するようになり、降下的にテストモ
ードが設定されるものである。

第７図は高電圧信号の入力が欠知する状態があっても、
テストモードを継続設定するさらに他の手段の例を示す
もので、高電圧検出回路15の検出信号によってフリップ
フロップ回路24をセット制御してテストモード信号を設
定されるようにする。また、上記高電圧検出に対応する
信号は、クロックφαおよびφβによって計数駆動され
るカウンタ25に対してクリア指令として供給すると共
に、このカウンタ24が特定計数状態となったときの出力
信号によって上記フリップフロップ回路24をリセット制
御するように構成する。したがって、このように構成す
れば、高電圧入力信号が欠如した状態となってもカウン
タ25の特定される計数値まで計数されるまでの間、フリ
ップフロップ回路24はセット状態に継続保持され、テス
トモード信号が継続保持される。

以上詳述したように、本実施例では、１つの入力端子に
対して供給される信号によってテストモードが効果的に
設定されるようにした回路構成について種々説明した
が、本発明の半導体集積回路装置の内部回路のテスト
は、従来公知の技術と同様な手段により行われるため、
その説明については敢えて省略する。

［発明の効果］ 以上のようにこの発明に係る半導体集積回路装置によれ
ば、テストモード設定指令のために高電圧信号を通常の
入力端子に対して供給制御するような場合に、そのため
の入力端子のテストモードにおけるテストが効果的に実
行できるものであり、検査者において効果的にテストモ
ードを設定できる半導体集積回路装置の特に入力端子の
テストを実行するために大きな効果を発揮するものであ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る半導体集積回路装置
の特にテストモード設定を行う入力端子に対応する部分
を示す回路構成図、第２図は上記実施例の動作を説明す
るタイムチャート、第３図および第４図はそれぞれはこ
の発明の他の実施例を説明するためのタイムチャート、
第５図はこの発明のさらに他の実施例を説明する回路構
成図、第６図は上記実施例の動作を説明するタイムチャ
ート、第７図はこの発明さらに他の実施例を説明する回
路構成図である。 11……入力端子、12……第１の信号ライン、13……第２
の信号ライン、14、16、17……インバータ、15……高電
圧検出回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】同一の周期で異なる位相φαおよびφβに
   それぞれ対応して、テスト用入力信号およびこの入力信
   号とは異なる高電圧のテストモード起動指令信号が時分
   割的に入力設定される入力端子と、 この入力端子に接続され、前記テスト用入力信号が位相
   φαに対応して供給される第１の信号ラインと、 前記入力端子から分岐して前記第１の信号ラインに対し
   て並列接続され、前記テストモード起動指令信号が供給
   される第２の信号ラインと、 この第２の信号ラインに接続され、前記テストモード起
   動指令信号を検出し、この指令信号に応じた信号を出力
   する高電圧検出回路と、 この高電圧検出回路からの出力信号を位相φβに対応し
   て記憶設定し、回路機能に対するテストモードを起動設
   定する手段と を備え、 前記回路機能に対するテストモードが起動設定されてい
   る状態において位相φαに対応して前記テスト用入力信
   号をテスト用信号として供給することを特徴とする半導
   体集積回路装置。