JPH02130015A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02130015A JPH02130015A JP63283467A JP28346788A JPH02130015A JP H02130015 A JPH02130015 A JP H02130015A JP 63283467 A JP63283467 A JP 63283467A JP 28346788 A JP28346788 A JP 28346788A JP H02130015 A JPH02130015 A JP H02130015A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- signal
- input
- active
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にセットリセット付
フリップフロップのセットリセットアクティブが発生す
る可能性があるセットリセット付フリップフロップのテ
ストパタンを検出するセットリセットアクティブチェッ
ク回路に関する。
フリップフロップのセットリセットアクティブが発生す
る可能性があるセットリセット付フリップフロップのテ
ストパタンを検出するセットリセットアクティブチェッ
ク回路に関する。
従来、この種のセットリセットアクティブチェックは、
セット入力バタンとリセット入力バタンの比較でチエツ
クすることとなっていた。
セット入力バタンとリセット入力バタンの比較でチエツ
クすることとなっていた。
上述した従来のセットリセットアクティブチェックは、
シミュレーション結果で得たセット入力のバタンとリセ
ット入力のパタンを照らし合せて調べなければならなか
った。
シミュレーション結果で得たセット入力のバタンとリセ
ット入力のパタンを照らし合せて調べなければならなか
った。
本発明の目的は前記課題を解決した半導体集積回路を提
供することにある。
供することにある。
前記目的を達成するため、本発明はセットリセット付フ
リップフロップを含む半導体集積回路において、セット
リセットアクティブが発生する可能性があるセットリセ
ット付フリップフロップと、該フリップのセット入力と
リセット入力に並列に接続され、セットリセット付ブリ
ッププロップでセットリセットアクティブが発生する可
能性があるタイミングにセット入力とリセット入力に関
するテストパタンを検出するセットリセットアクティブ
チェック回路とを有するものである。
リップフロップを含む半導体集積回路において、セット
リセットアクティブが発生する可能性があるセットリセ
ット付フリップフロップと、該フリップのセット入力と
リセット入力に並列に接続され、セットリセット付ブリ
ッププロップでセットリセットアクティブが発生する可
能性があるタイミングにセット入力とリセット入力に関
するテストパタンを検出するセットリセットアクティブ
チェック回路とを有するものである。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路図、第２図は具体
例を示す回路図である。１は半導体集積回路に組み込ま
れ、セットリセットアクティブが発生する可能性がある
セットリセット付フリップフロップ、２はセットリセッ
トアクティブチェック回路である。Ａはセットリセット
付フリップフロップ（以下、 ＦＦという）１のセット
入力（以下。
例を示す回路図である。１は半導体集積回路に組み込ま
れ、セットリセットアクティブが発生する可能性がある
セットリセット付フリップフロップ、２はセットリセッ
トアクティブチェック回路である。Ａはセットリセット
付フリップフロップ（以下、 ＦＦという）１のセット
入力（以下。
Ｓ入力という）に入る入力端子、ＢはＦＦＩのリセット
入力（以下、Ｒ入力という）に入る入力端子、４．５，
６，７，８，９．１０．１１ 、１２．１３．１４．１
５．１６．１７．１８は１人力１出力のバッファ、１９
．２０はＣＬＫの立ち上がりでＤを読むフリップフロッ
プ（以下、ＦＦという）、２１．２２はＣＬＫの立ち上
がりでＤを読むフリップフロップ（以下、ＦＦという）
である、また２３は２人力１出力ＡＮＤ、 ２４．２５
は２人力１出力Ｎ０Ｒ１２６は２人力１出力０Ｒ１２７
はＥＮ（イネーブル）がＬ（ロウレベル）のとき、アク
ティブの３ステートバツフア、３は外部出力端子である
。
入力（以下、Ｒ入力という）に入る入力端子、４．５，
６，７，８，９．１０．１１ 、１２．１３．１４．１
５．１６．１７．１８は１人力１出力のバッファ、１９
．２０はＣＬＫの立ち上がりでＤを読むフリップフロッ
プ（以下、ＦＦという）、２１．２２はＣＬＫの立ち上
がりでＤを読むフリップフロップ（以下、ＦＦという）
である、また２３は２人力１出力ＡＮＤ、 ２４．２５
は２人力１出力Ｎ０Ｒ１２６は２人力１出力０Ｒ１２７
はＥＮ（イネーブル）がＬ（ロウレベル）のとき、アク
ティブの３ステートバツフア、３は外部出力端子である
。
本発明のセットリセットアクティブチェック回路２はＦ
ＦＩの入力に入る信号及びＲ入力に入る信号の変化をＦ
Ｆ１９．２１．２０．２２で読み取り、同じバタン内で
ＦＦＩのセット・リセットとも変化すると、Ｎ０Ｒ２４
，Ｎ０Ｒ２５でセットリセットアクティブが生じている
ことを知らせるスパイクを生じさせ、バッファ２７に出
力させ、またＡＮＤ ２３によりＦＦＩのＳとＲの同時
アクティブの禁止状態を知らせる信号が出力されバッフ
ァ２７のＥＮに伝わり、ＦＦ１のＳとＲの同じバタン内
での変化が禁止状態でなければ、Ｓ−Ｒアクティブが生
じているスパイク信号を出力端子３に出力させ、禁止状
態であれば、バッファ２７のＥＮの作動により、出力端
子３に禁止状態が生じている信号Ｚ（ハイインピーダン
ス）を出力するという機能を有している。
ＦＩの入力に入る信号及びＲ入力に入る信号の変化をＦ
Ｆ１９．２１．２０．２２で読み取り、同じバタン内で
ＦＦＩのセット・リセットとも変化すると、Ｎ０Ｒ２４
，Ｎ０Ｒ２５でセットリセットアクティブが生じている
ことを知らせるスパイクを生じさせ、バッファ２７に出
力させ、またＡＮＤ ２３によりＦＦＩのＳとＲの同時
アクティブの禁止状態を知らせる信号が出力されバッフ
ァ２７のＥＮに伝わり、ＦＦ１のＳとＲの同じバタン内
での変化が禁止状態でなければ、Ｓ−Ｒアクティブが生
じているスパイク信号を出力端子３に出力させ、禁止状
態であれば、バッファ２７のＥＮの作動により、出力端
子３に禁止状態が生じている信号Ｚ（ハイインピーダン
ス）を出力するという機能を有している。
実施例において、（１）まず、ＡにＬ→Ｈの信号が入力
し、ＢにＬ→Ｈの信号が入力すると、ＡＮＤ ２３がＨ
になりバッファ１８を通すバッファ２７のＥＮにＨが入
り、０Ｒ２６からの信号に関係なく出力端子３には、Ｚ
（ハイインピーダンス）が出力する。
し、ＢにＬ→Ｈの信号が入力すると、ＡＮＤ ２３がＨ
になりバッファ１８を通すバッファ２７のＥＮにＨが入
り、０Ｒ２６からの信号に関係なく出力端子３には、Ｚ
（ハイインピーダンス）が出力する。
（２）次にＡにＬ→Ｈ，ＢにＨ４Ｌの信号が入力すると
、Ａの信号がバッファ２、バッファ７に入力し、Ｂの信
号はバッファ５．バッファ６に入力する。バッファ４及
びバッファ５に入った信号は。
、Ａの信号がバッファ２、バッファ７に入力し、Ｂの信
号はバッファ５．バッファ６に入力する。バッファ４及
びバッファ５に入った信号は。
ＦＦ１９． ＦＦ２１の各Ｄ 、 ＣＬＫ、 ＣＬＫに
入力し、各ＦＦ１９゜ＦＦ２１のＱよりＬの信号が出力
される。 ＦＦ１９． ＦＦ２１からでた信号は各バッ
ファ８．バツフア９を通りＦＦ１９． ＦＦ２１のセッ
トがかかり、Ｑからは再びＨの信号が出力され、結局Ｎ
ＯＲ２４にはそれぞれの入力ビンに負の信号が入ってく
る。この負の信号がＮ。
入力し、各ＦＦ１９゜ＦＦ２１のＱよりＬの信号が出力
される。 ＦＦ１９． ＦＦ２１からでた信号は各バッ
ファ８．バツフア９を通りＦＦ１９． ＦＦ２１のセッ
トがかかり、Ｑからは再びＨの信号が出力され、結局Ｎ
ＯＲ２４にはそれぞれの入力ビンに負の信号が入ってく
る。この負の信号がＮ。
Ｒ２４にスパイクを発生させ０Ｒ２６を通り、出力端子
３に出力される。バッファ７、バッファ６に入力した信
号は、 ＦＦ２０． ＦＦ２２のＤ 、 ＣＬＫ、 Ｃ
ＬＫにそれぞれ入力され、ＦＦ２０． ＦＦ２２の各Ｑ
にはＨの信号が出力され、その信号が各バッファ１０．
バツフア１１を通リセットにかかるが、セットがかから
ず、なおかつＬの信号が出ていないので、ＮＯＲ２５に
はスパイクが生じない、結果的に出力端子３にはＮＯＲ
２４で生じたスパイク信号が出力される。
３に出力される。バッファ７、バッファ６に入力した信
号は、 ＦＦ２０． ＦＦ２２のＤ 、 ＣＬＫ、 Ｃ
ＬＫにそれぞれ入力され、ＦＦ２０． ＦＦ２２の各Ｑ
にはＨの信号が出力され、その信号が各バッファ１０．
バツフア１１を通リセットにかかるが、セットがかから
ず、なおかつＬの信号が出ていないので、ＮＯＲ２５に
はスパイクが生じない、結果的に出力端子３にはＮＯＲ
２４で生じたスパイク信号が出力される。
（３）ＡにＨ−＋Ｌ、ＢにＬ→Ｈの信号が入力すると、
前述（２）の反対のＦＦで動作が起こりＮＯＲ２５にス
パイクが起こり、ＮＯＲ２４にはスパイクが生じない。
前述（２）の反対のＦＦで動作が起こりＮＯＲ２５にス
パイクが起こり、ＮＯＲ２４にはスパイクが生じない。
結果的に出力端子３にはＮＯＲ２５で生じたスパイク信
号が出力される。
号が出力される。
以上説明したように本発明は外部出方端子で発生するス
パイクを検出することにより、セットリセット付フリッ
プフロップにセットリセットアクティブが生じているの
をチエツクできる効果がある。
パイクを検出することにより、セットリセット付フリッ
プフロップにセットリセットアクティブが生じているの
をチエツクできる効果がある。
第１図は本発明の一実施例を示す回路図、第２図は具体
例を示す回路図である。
例を示す回路図である。
Claims (1)
- （１）セットリセット付フリップフロップを含む半導体
集積回路において、セットリセットアクティブが発生す
る可能性があるセットリセット付フリップフロップと、
該フリップのセット入力とリセット入力に並列に接続さ
れ、セットリセット付フリップフロップでセットリセッ
トアクティブが発生する可能性があるタイミングにセッ
ト入力とリセット入力に関するテストパタンを検出する
セットリセットアクティブチェック回路とを有すること
を特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63283467A JPH02130015A (ja) | 1988-11-09 | 1988-11-09 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63283467A JPH02130015A (ja) | 1988-11-09 | 1988-11-09 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02130015A true JPH02130015A (ja) | 1990-05-18 |
Family
ID=17665924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63283467A Pending JPH02130015A (ja) | 1988-11-09 | 1988-11-09 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02130015A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6647949B2 (en) * | 2000-10-23 | 2003-11-18 | Toyota Jidosha Kabushiki Kaisha | Control apparatus and control method for direct injection engine |
-
1988
- 1988-11-09 JP JP63283467A patent/JPH02130015A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6647949B2 (en) * | 2000-10-23 | 2003-11-18 | Toyota Jidosha Kabushiki Kaisha | Control apparatus and control method for direct injection engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4282489A (en) | Metastable detector | |
| KR890010922A (ko) | Dc 테스트 기능을 갖춘 반도체 집적회로 | |
| JPH02130015A (ja) | 半導体集積回路 | |
| KR900013609A (ko) | 집적 회로용 이벤트 제한 검사 구조물 | |
| JPS59104820A (ja) | フリツプフロツプ回路 | |
| JPH03137581A (ja) | 半導体集積回路 | |
| JPS55116122A (en) | Information processor | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| KR930005834Y1 (ko) | 과전류 보호회로 | |
| JPH051832Y2 (ja) | ||
| JPS6284363A (ja) | マイクロプロセツサ | |
| JPS62131628A (ja) | インタフエ−ス回路 | |
| KR930008577A (ko) | 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로 | |
| JPS6228838A (ja) | 割込制御回路 | |
| JPS598211Y2 (ja) | ノイズ検出回路 | |
| JPH0495785A (ja) | 半導体集積回路装置 | |
| KR100760948B1 (ko) | 입력 변화 감지 회로 | |
| JPH0537306A (ja) | フリツプフロツプ回路 | |
| JPH02140834A (ja) | データ・クロツクアクテイブチエツク回路 | |
| JPH0353344A (ja) | 機能マクロ | |
| JPS61148378A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH02180428A (ja) | リセット回路 | |
| JPH09321612A (ja) | アップダウンカウンタ回路 | |
| JPS63145538A (ja) | デ−タ処理装置 | |
| JPH02130847A (ja) | 半導体集積回路装置 |