JPH0495785A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0495785A JPH0495785A JP2209835A JP20983590A JPH0495785A JP H0495785 A JPH0495785 A JP H0495785A JP 2209835 A JP2209835 A JP 2209835A JP 20983590 A JP20983590 A JP 20983590A JP H0495785 A JPH0495785 A JP H0495785A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- initializing
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 230000010355 oscillation Effects 0.000 claims abstract description 30
- 238000012360 testing method Methods 0.000 claims abstract description 26
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、外部に発振用の装置を付加することで、発振
を行う回路を持つ半導体集積回路装置に関する。
を行う回路を持つ半導体集積回路装置に関する。
従来の半導体回路装置では、年々大規模複雑化する回路
のテストを容易に行うために通常動作では必要ないテス
ト専用端子を設ける必要があった。
のテストを容易に行うために通常動作では必要ないテス
ト専用端子を設ける必要があった。
しかし、この方法では端子を追加した分のパッド、パッ
ケージのビンが必−要となり、コストが高くなる欠点が
ある。
ケージのビンが必−要となり、コストが高くなる欠点が
ある。
また、通常に使用する場合には関係ないテスト専用端子
が外部にでているために、その半導体回路装置を実際に
使用する場合に、その端子をどこにも接続してはならな
い、もしくはその端子は、ある一定の状態に固定しなく
てはならない等の使用上の制限が発生していた。
が外部にでているために、その半導体回路装置を実際に
使用する場合に、その端子をどこにも接続してはならな
い、もしくはその端子は、ある一定の状態に固定しなく
てはならない等の使用上の制限が発生していた。
このように、従来の技術では、テストを行いやすくする
ため−のテスト専用端子によってコストが増し、実際の
使用時はそのテスト専用端子の状態を固定しなくてはな
らないという制限が発生していた。
ため−のテスト専用端子によってコストが増し、実際の
使用時はそのテスト専用端子の状態を固定しなくてはな
らないという制限が発生していた。
そこで、本発明は、以上のような問題点を解決するもの
で、実際に使用する上では不必要なテスト専用端子を迫
−加することなく、従来と同等レベルのテストを実施す
ることのできる半導体集積回路装置を提供する事を目的
とする。
で、実際に使用する上では不必要なテスト専用端子を迫
−加することなく、従来と同等レベルのテストを実施す
ることのできる半導体集積回路装置を提供する事を目的
とする。
本発明の半導体集積回路装置は、
ａ）外部に発振用の装置を付加することで発振を行う回
路を内蔵する半導体集積回路において、ｂ）電源投入時
、回路を初期化する手段と発振検出手段を設け、 Ｃ）前記電源投入時に＠路を初期化する手段ｌこよって
テスト状態となり、 ｄ）前記発振検出手段の発生する信号によって通常状態
となる回路手段を有することを特徴とする。
路を内蔵する半導体集積回路において、ｂ）電源投入時
、回路を初期化する手段と発振検出手段を設け、 Ｃ）前記電源投入時に＠路を初期化する手段ｌこよって
テスト状態となり、 ｄ）前記発振検出手段の発生する信号によって通常状態
となる回路手段を有することを特徴とする。
本発明の上記の構成によれば、この半導体集積回路は、
電Ｈ投人時は必ずテスト状態となり、発振が行われると
通常に使用する状態となる。
電Ｈ投人時は必ずテスト状態となり、発振が行われると
通常に使用する状態となる。
以下に本発明の実施例を図面に基づいて説明する。
第２図は従来方式による半導体集積回路装置で以下がそ
の動作例である１図中６のテスト専用端子を°Ｌ゛レベ
ルにすることによってこの集積回路はテスト状態となる
０通常に使用する場合にはこのテスト専用端子に何の入
力も与えないことによって図中５のプルアップ抵抗によ
り通常動作となる。この方法では、余分なテスト専用端
子が１本必要で、通常に使用する場合にはテスト専用端
子には何も接続しない、もしくは接続しても何のレベル
も与えないか、＋Ｌルベルは与えてはならないという１
１ｑｌＩ１１がある。
の動作例である１図中６のテスト専用端子を°Ｌ゛レベ
ルにすることによってこの集積回路はテスト状態となる
０通常に使用する場合にはこのテスト専用端子に何の入
力も与えないことによって図中５のプルアップ抵抗によ
り通常動作となる。この方法では、余分なテスト専用端
子が１本必要で、通常に使用する場合にはテスト専用端
子には何も接続しない、もしくは接続しても何のレベル
も与えないか、＋Ｌルベルは与えてはならないという１
１ｑｌＩ１１がある。
第１図は本発明実施例による半導体集積回路装置の原理
図で、以下がその動作である。電源を入れることによっ
て、図中６の回路を初期化する手段によりリセット信号
が出力され、図中７の発振を検出する手段である分周回
路、図中５のＤ−フリップフロップにリセットがかかり
テスト状態となる。この時、この回路のテストを行う、
この状態では外部に発振用の装置は付加されておらず、
発振は行われない、よって、テスト状態が解除されるこ
とは、クロック入力が与えられない限りない６通常に使
用する場合は、外部に発振用の一装置が付加されて、図
中１の発振用回路が発振することにより図中７の発振を
検出する手段である分周回路が動作し、図中５のＤ−フ
リップフロップから°Ｈ°が出力されてテスト状態が解
除されることにより通常に使用できる。一般に、発振用
の回路を内蔵した集積回路は、通常に使用する場合には
外部に発振を行うための装置が付加されており、電源投
入と同時に発振が開始されるからテスト状態は確実に解
除される。
図で、以下がその動作である。電源を入れることによっ
て、図中６の回路を初期化する手段によりリセット信号
が出力され、図中７の発振を検出する手段である分周回
路、図中５のＤ−フリップフロップにリセットがかかり
テスト状態となる。この時、この回路のテストを行う、
この状態では外部に発振用の装置は付加されておらず、
発振は行われない、よって、テスト状態が解除されるこ
とは、クロック入力が与えられない限りない６通常に使
用する場合は、外部に発振用の一装置が付加されて、図
中１の発振用回路が発振することにより図中７の発振を
検出する手段である分周回路が動作し、図中５のＤ−フ
リップフロップから°Ｈ°が出力されてテスト状態が解
除されることにより通常に使用できる。一般に、発振用
の回路を内蔵した集積回路は、通常に使用する場合には
外部に発振を行うための装置が付加されており、電源投
入と同時に発振が開始されるからテスト状態は確実に解
除される。
以上説明したように、本発明は、いままでテストに必要
であるとされていたテスト専用端子をなくすことができ
るため、コストの低減、及び通常に使用する場合の使用
上の制限をなくす効果があ
であるとされていたテスト専用端子をなくすことができ
るため、コストの低減、及び通常に使用する場合の使用
上の制限をなくす効果があ
第１図は本発明による半導体集積回路装置の実施例を示
す図である。 １・・・発振用回路 ２・・・外付は発振用ＵＳ ３・・・発振用回路とテスト用回路を除いた半導体集積
回路 ４・・・半導体集積回路 ５・・・テスト用り−フリップフロップ回路６・・・Ｉ
ＩＩＭ投入時回路を初期化する手段７・・・発振を検出
する手段である分周回路第２１：（Ｉは従来の方法を示
す回路図である。 １・・・発振用回路 ２・・・外付は発振用装置 ３・・・発振用回路とテスト用回路を除いた半導体集積
回路 ４・・・半導体集積回路 ５・・・テスト専用端子プルアップ抵抗６・・・テスト
専用端子
す図である。 １・・・発振用回路 ２・・・外付は発振用ＵＳ ３・・・発振用回路とテスト用回路を除いた半導体集積
回路 ４・・・半導体集積回路 ５・・・テスト用り−フリップフロップ回路６・・・Ｉ
ＩＩＭ投入時回路を初期化する手段７・・・発振を検出
する手段である分周回路第２１：（Ｉは従来の方法を示
す回路図である。 １・・・発振用回路 ２・・・外付は発振用装置 ３・・・発振用回路とテスト用回路を除いた半導体集積
回路 ４・・・半導体集積回路 ５・・・テスト専用端子プルアップ抵抗６・・・テスト
専用端子
Claims (1)
- 【特許請求の範囲】 ａ）外部に発振用の装置を付加することで発振を行う回
路を内蔵する半導体集積回路において、ｂ）電源投入時
、回路を初期化する手段と発振検出手段を設け、 ｃ）前記電源投入時に回路を初期化する手段によってテ
スト状態となり、 ｄ）前記発振検出手段の発生する信号によって通常状態
となる回路手段を有することを特徴とする半導体集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209835A JPH0495785A (ja) | 1990-08-08 | 1990-08-08 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209835A JPH0495785A (ja) | 1990-08-08 | 1990-08-08 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0495785A true JPH0495785A (ja) | 1992-03-27 |
Family
ID=16579411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2209835A Pending JPH0495785A (ja) | 1990-08-08 | 1990-08-08 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0495785A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4596590B2 (ja) * | 2000-03-03 | 2010-12-08 | シャープ株式会社 | ドライバ制御方法及びその方法を利用する表示装置 |
| JP2014153260A (ja) * | 2013-02-12 | 2014-08-25 | Seiko Epson Corp | 半導体集積回路、発振器、電子機器、移動体および半導体集積回路の検査方法 |
-
1990
- 1990-08-08 JP JP2209835A patent/JPH0495785A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4596590B2 (ja) * | 2000-03-03 | 2010-12-08 | シャープ株式会社 | ドライバ制御方法及びその方法を利用する表示装置 |
| JP2014153260A (ja) * | 2013-02-12 | 2014-08-25 | Seiko Epson Corp | 半導体集積回路、発振器、電子機器、移動体および半導体集積回路の検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0210847A (ja) | 集積回路チップの動作速度を測定する方法およびその装置 | |
| JPS61191973A (ja) | 試験回路をそなえた半導体集積回路 | |
| KR950012053B1 (ko) | 마이크로프로세서 및 직접회로 장치 | |
| JPH0792243A (ja) | 半導体装置 | |
| JPH0495785A (ja) | 半導体集積回路装置 | |
| KR900013609A (ko) | 집적 회로용 이벤트 제한 검사 구조물 | |
| JPH11274856A (ja) | 水晶発振器の発振停止検出回路 | |
| KR900008604B1 (ko) | 분주 검사 기능을 갖춘 집적 회로 | |
| JPS638612B2 (ja) | ||
| JPH0348468B2 (ja) | ||
| US5304958A (en) | Saw oscillator gain amplifier with auto phase shift | |
| JPH10256488A (ja) | 動作モード設定回路 | |
| JPH04296112A (ja) | レジスタ回路 | |
| JPH05251534A (ja) | 半導体集積回路装置 | |
| KR100468678B1 (ko) | 시스템 클럭 발생장치 및 방법 | |
| JPH02180428A (ja) | リセット回路 | |
| JP3070627B2 (ja) | Ｃｐｕリセット回路 | |
| JPS61148378A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH04242178A (ja) | リングオシレータ回路 | |
| JPH08115145A (ja) | 半導体集積回路装置 | |
| JPH0713655A (ja) | 半導体集積回路 | |
| JPH036122A (ja) | ３ステートバッファ | |
| JPH06273495A (ja) | テストモード機能をもつ半導体集積回路 | |
| JPH0316423A (ja) | 発振検出回路 | |
| JPS5873243A (ja) | 半導体集積回路 |