JPH04242178A - リングオシレータ回路 - Google Patents
リングオシレータ回路Info
- Publication number
- JPH04242178A JPH04242178A JP3003053A JP305391A JPH04242178A JP H04242178 A JPH04242178 A JP H04242178A JP 3003053 A JP3003053 A JP 3003053A JP 305391 A JP305391 A JP 305391A JP H04242178 A JPH04242178 A JP H04242178A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input
- signal
- oscillation
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 28
- 230000008054 signal transmission Effects 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はリングオシレータ回路に
関する。
関する。
【0002】
【従来の技術】従来、この種のリングオシレータ回路は
、図2に示すように、発振出力を観測する為の出力端子
3のみ、もしくは発振を開始又は停止させる為の発振制
御端子1と発振出力を観測する為の出力端子3しか備え
ていなかった。図2に示すリングオシレータ回路は、発
振制御用端子1にLowレベルの信号が入力されて発振
が止まると、信号出力端子3には常にHighレベルの
信号が出力される。
、図2に示すように、発振出力を観測する為の出力端子
3のみ、もしくは発振を開始又は停止させる為の発振制
御端子1と発振出力を観測する為の出力端子3しか備え
ていなかった。図2に示すリングオシレータ回路は、発
振制御用端子1にLowレベルの信号が入力されて発振
が止まると、信号出力端子3には常にHighレベルの
信号が出力される。
【0003】
【発明が解決しようとする課題】上述した従来のリング
オシレータ回路は、発振させるか発振を停止させるかの
選択しかできないので下記に示す欠点がある。
オシレータ回路は、発振させるか発振を停止させるかの
選択しかできないので下記に示す欠点がある。
【0004】1.発振出力周波数の測定のみでは、半導
体集積回路の実動作上の性能を正しく評価できない。
体集積回路の実動作上の性能を正しく評価できない。
【0005】2.発振を停止させた時に出力信号の極性
を変化させる事ができない為に半導体集積回路の直流特
性を評価できない。
を変化させる事ができない為に半導体集積回路の直流特
性を評価できない。
【0006】
【課題を解決するための手段】本発明のリングオシレー
タ回路は、発振を開始又は停止させる為の制御端子と発
振を停止させた時に信号伝達遅延時間を測定できる信号
入力端子を含んで構成される。
タ回路は、発振を開始又は停止させる為の制御端子と発
振を停止させた時に信号伝達遅延時間を測定できる信号
入力端子を含んで構成される。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0008】図1は本発明の一実施例を示す回路図であ
る。発振制御用2入力ナンド回路10の入力の1つを発
振制御端子1とし、出力を信号伝達用2入力ナンド回路
11の入力に接続する。信号伝達用2入力ナンド回路の
もう1つの入力を信号入力端子2とし、出力を特性評価
用インバータ12の入力に接続する。特性評価用インバ
ータ12は、奇数段直列に接続し、最終段の出力を信号
出力端子3とすると共に発振制御用2入力ナンド回路1
0のもう一方の入力に接続する。
る。発振制御用2入力ナンド回路10の入力の1つを発
振制御端子1とし、出力を信号伝達用2入力ナンド回路
11の入力に接続する。信号伝達用2入力ナンド回路の
もう1つの入力を信号入力端子2とし、出力を特性評価
用インバータ12の入力に接続する。特性評価用インバ
ータ12は、奇数段直列に接続し、最終段の出力を信号
出力端子3とすると共に発振制御用2入力ナンド回路1
0のもう一方の入力に接続する。
【0009】発振制御端子1と信号入力端子2に共にH
ighレベルの信号が入力されると、発振制御用2入力
ナンド回路10と信号伝達用2入力ナンド回路11は共
にインバータとして働くので奇数段直列に接続したイン
バータの最終段の出力を最初のインバータの入力に戻し
てやった回路と等価で、この回路は奇数段のゲートを伝
達する信号の遅延時間を周期の半分とする発振回路とな
り、信号出力端子3において測定される。
ighレベルの信号が入力されると、発振制御用2入力
ナンド回路10と信号伝達用2入力ナンド回路11は共
にインバータとして働くので奇数段直列に接続したイン
バータの最終段の出力を最初のインバータの入力に戻し
てやった回路と等価で、この回路は奇数段のゲートを伝
達する信号の遅延時間を周期の半分とする発振回路とな
り、信号出力端子3において測定される。
【0010】次に発振制御端子1にLowレベルの信号
が入力されると、発振制御用2入力ナンド回路10の出
力は常にHighレベル固定となるので、信号入力端子
2に入力された信号は信号制御用2入力ナンド回路11
及び特性評価用インバータ12を伝達してそのまま信号
出力端子3において観測される。
が入力されると、発振制御用2入力ナンド回路10の出
力は常にHighレベル固定となるので、信号入力端子
2に入力された信号は信号制御用2入力ナンド回路11
及び特性評価用インバータ12を伝達してそのまま信号
出力端子3において観測される。
【0011】
【発明の効果】以上説明したように本発明は、発振を開
始又は停止させる為の制御端子に加えて、発振を停止さ
せた時に信号伝達遅延時間を測定できる信号入力端子を
備えているので、下記の効果がある。
始又は停止させる為の制御端子に加えて、発振を停止さ
せた時に信号伝達遅延時間を測定できる信号入力端子を
備えているので、下記の効果がある。
【0012】1.発振周波数の測定に加えて、信号入力
端子から信号出力端子への信号伝達特性を測定する事が
できる。
端子から信号出力端子への信号伝達特性を測定する事が
できる。
【0013】2.直流特性を測定する事ができる。
【図1】本発明の一実施例を示す回路図である。
【図2】従来の一例を示す回路図である。
1 発振制御端子
2 信号入力端子
3 信号出力端子
10,11 2入力ナンド回路
12 インバータ
Claims (2)
- 【請求項1】 半導体集積回路に内蔵されるリングオ
シレータ回路において、発進を開始又は停止させる為の
制御端子に加えて発振を停止させた時に信号伝達遅延時
間を測定できる信号入力端子を備えた事を特徴とするリ
ングオシレータ回路。 - 【請求項2】 (A)第1の入力端が発振制御端子に
接続され、第2の入力端が信号出力端子に接続された第
1の2入力ナンド回路、 (B)第1の入力端が信号入力端子に接続され、第2の
入力端が前記第1の2入力ナンド回路の出力端に接続さ
れた第2の2入力ナンド回路、 (C)初段の入力端が前記第2の2入力ナンド回路の出
力端に接続され、最終段の出力端が前記信号出力端子に
接続された奇数段の縦続インバータ、とを含むことを特
徴とするリングオシレータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3003053A JPH04242178A (ja) | 1991-01-16 | 1991-01-16 | リングオシレータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3003053A JPH04242178A (ja) | 1991-01-16 | 1991-01-16 | リングオシレータ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04242178A true JPH04242178A (ja) | 1992-08-28 |
Family
ID=11546583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3003053A Pending JPH04242178A (ja) | 1991-01-16 | 1991-01-16 | リングオシレータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04242178A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100443912C (zh) * | 2004-08-31 | 2008-12-17 | 国际商业机器公司 | 测量半导体器件的传输特性的方法和设备 |
-
1991
- 1991-01-16 JP JP3003053A patent/JPH04242178A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100443912C (zh) * | 2004-08-31 | 2008-12-17 | 国际商业机器公司 | 测量半导体器件的传输特性的方法和设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860006837A (ko) | 내부회로 검사용 검사회로를 갖는 반도체 집적회로 | |
US4034303A (en) | Electronic pulse generating circuit for eliminating spike pulses | |
JPH04242178A (ja) | リングオシレータ回路 | |
JPH01170874A (ja) | 半導体集積回路装置のテストモード設定回路 | |
KR940006928Y1 (ko) | 임의의 초기값을 갖는 카운터회로 | |
JPH02180428A (ja) | リセット回路 | |
JPH0547128B2 (ja) | ||
JP2988131B2 (ja) | 半導体集積回路 | |
JPH0495785A (ja) | 半導体集積回路装置 | |
JP2599759B2 (ja) | フリップフロップテスト方式 | |
JPS60123775A (ja) | Lsi回路 | |
JPH04299274A (ja) | 半導体集積回路 | |
JPS58215816A (ja) | リング発振器 | |
JPH02226316A (ja) | 半導体装置 | |
JPH04335548A (ja) | 性能評価用半導体集積回路 | |
JPH04265873A (ja) | 遅延時間測定回路付論理回路 | |
JP2533946B2 (ja) | 集積回路 | |
JPS61123311A (ja) | 半導体発振回路 | |
JPH0329873A (ja) | モード設定回路 | |
JPH04335549A (ja) | 性能評価用半導体集積回路 | |
JPS6089127A (ja) | パルス信号発生回路 | |
JPH01286620A (ja) | n進カウンタ回路 | |
JPH0695130B2 (ja) | 集積回路素子の試験方法 | |
JPH02302122A (ja) | クロック断検出回路 | |
JPH06180352A (ja) | 半導体集積回路 |