JPS60123775A - Ｌｓｉ回路 - Google Patents
Ｌｓｉ回路Info
- Publication number
- JPS60123775A JPS60123775A JP58232086A JP23208683A JPS60123775A JP S60123775 A JPS60123775 A JP S60123775A JP 58232086 A JP58232086 A JP 58232086A JP 23208683 A JP23208683 A JP 23208683A JP S60123775 A JPS60123775 A JP S60123775A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- lsi
- terminal
- nand
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＬＳＩ型選別を容易にするＬＳＩ回路に関す
るものである。
るものである。
ＬＳＩ、即ち、高密度集積回路には、製造上のばらつき
があるため、ＡＣ特性によシ選別するのが望ましいが、
ＬＳＩのＡＣ特性を測定することは容易でない。そのた
め、従来、ＬＳＩのＡＣ特性は、製造ばらつきを考慮し
たＭａＸ値としなければならないと太う欠点があった。
があるため、ＡＣ特性によシ選別するのが望ましいが、
ＬＳＩのＡＣ特性を測定することは容易でない。そのた
め、従来、ＬＳＩのＡＣ特性は、製造ばらつきを考慮し
たＭａＸ値としなければならないと太う欠点があった。
本発明は、上記欠点に鑑みてなされたもので、内部で論
理回路のクリティカルパスを発振させることにより、外
部から発振周波数計でＡＣ特性を測定でき、選別を容易
に行なえるＬＳＩ回路を提供することを目的とする。
理回路のクリティカルパスを発振させることにより、外
部から発振周波数計でＡＣ特性を測定でき、選別を容易
に行なえるＬＳＩ回路を提供することを目的とする。
上記目的を達成すべく本発明は、論理回路を構成するＬ
ＳＩの内部において、上記論理回路の出力の一部を入力
に戻してループパスを構成し、外部からの信号により該
ループパスを発振させる構成としたことを特徴とする。
ＳＩの内部において、上記論理回路の出力の一部を入力
に戻してループパスを構成し、外部からの信号により該
ループパスを発振させる構成としたことを特徴とする。
このような構成によれば、ＬＳＩ内部で論理回路のクリ
ティカルパスを発振させることができ、これを、外部か
ら発振周波数計で計測することにより、論理回路に影響
を与えることなく、そのＬＳＩのＡＣ特性を測定するこ
とができる。
ティカルパスを発振させることができ、これを、外部か
ら発振周波数計で計測することにより、論理回路に影響
を与えることなく、そのＬＳＩのＡＣ特性を測定するこ
とができる。
（実施例〕
第１図、第２図を参照して本発明の実施例について説明
する。ここで、第１図は本発明の適用対象となるＬＳＩ
における論理回路の構成を示すブロック図、第２図は本
発明ＬＳＩの一実施例における論理回路を示すブロック
図である。
する。ここで、第１図は本発明の適用対象となるＬＳＩ
における論理回路の構成を示すブロック図、第２図は本
発明ＬＳＩの一実施例における論理回路を示すブロック
図である。
第１図に示す論理回路ｌは、４ビツトのデータＡと４ビ
ツトのデータＢとを加算して、その結果を４ビツトのデ
ータＴとして出力する加算器を構成している。
ツトのデータＢとを加算して、その結果を４ビツトのデ
ータＴとして出力する加算器を構成している。
この加算器内部忙は、各入力端子（５１，５２） 。
（５３，５４） 、 （５５，５６） 、 （５７，５
８）対応にオア回路１１．１３，１５．１７が設けであ
ると共に、入力端子（５３，５４） 、 （５５，５６
） 、 （５７，５８） Ｋは、アンド回路１２，１４
．１６が設けである。また、これらのアンド回路１２．
１４．１６の出力は、桁上げ処理回路を構成するナンド
回路１８，１９゜２０．２２．２３，２４．２５に接続
されている。
８）対応にオア回路１１．１３，１５．１７が設けであ
ると共に、入力端子（５３，５４） 、 （５５，５６
） 、 （５７，５８） Ｋは、アンド回路１２，１４
．１６が設けである。また、これらのアンド回路１２．
１４．１６の出力は、桁上げ処理回路を構成するナンド
回路１８，１９゜２０．２２．２３，２４．２５に接続
されている。
さらに、データＴの出力端子＆１，８２．８３には、各
々オア回路２６．２７．２８を設けである。
々オア回路２６．２７．２８を設けである。
オア回路２６には、上記オア回路１１の出力と上記ナン
ド回路２０の出力が入力され、上言己オア回路２７には
、上記オア回路１３の出力と上言己ナンド回路２５の出
力が入力され、オア回路２８には、上記オア回路１５の
出力と上記アンド回路１６の出力が入力されている。そ
して、出力端子８４には、上記オア回路１７の出力が直
接接続されている。
ド回路２０の出力が入力され、上言己オア回路２７には
、上記オア回路１３の出力と上言己ナンド回路２５の出
力が入力され、オア回路２８には、上記オア回路１５の
出力と上記アンド回路１６の出力が入力されている。そ
して、出力端子８４には、上記オア回路１７の出力が直
接接続されている。
次に、上述のように構成される論理回路に本発明を適用
した状態について説明する。
した状態について説明する。
第２図において、論理回路２は、４ビツトの加算器にな
っている。加算器としての構成は、基本的には上記第１
図のものと同じであるので、同一符号を付して説明を省
略する。
っている。加算器としての構成は、基本的には上記第１
図のものと同じであるので、同一符号を付して説明を省
略する。
論理回路２は、ループノくスを設けるべく、ナンド回路
２９と、アンド回路３０と、上記第１図のものと同じナ
ンド回路２２．２０およびオア回路２６とを設けると共
に、上記ナンド回路２９の一方の入力端子と入力端子５
９とを結ぶ結線１０１と、該ナンド回路２９の個入力端
子と上記オア回路２６の出力端子とを結ぶ結線１０６と
、該ナンド回路２９の出力と上記アンド回路３０の入力
とを結ぶ結線１０２とを設けて成る。
２９と、アンド回路３０と、上記第１図のものと同じナ
ンド回路２２．２０およびオア回路２６とを設けると共
に、上記ナンド回路２９の一方の入力端子と入力端子５
９とを結ぶ結線１０１と、該ナンド回路２９の個入力端
子と上記オア回路２６の出力端子とを結ぶ結線１０６と
、該ナンド回路２９の出力と上記アンド回路３０の入力
とを結ぶ結線１０２とを設けて成る。
上記アンド回路３０は、上記第１図に示すアンド回路１
２の入力端子を１本増設したものである。
２の入力端子を１本増設したものである。
このような構成によれば、ナンド回路２９．アンド回路
３０．ナンド回路２２．ナンド回路２０およびオア回路
２６とが、結線１０２ 、１０３ 、１０４゜１０５
、１０６を結んでループパスを形成し、端子５９の信号
により、制御可能な発振回路を構成する。
３０．ナンド回路２２．ナンド回路２０およびオア回路
２６とが、結線１０２ 、１０３ 、１０４゜１０５
、１０６を結んでループパスを形成し、端子５９の信号
により、制御可能な発振回路を構成する。
今、端子５９を０”に固定すると、ナンド回路２９の出
力が１１”になるので、アンド回路３０の結線１．０２
からの入力は“ｌ″となり、該アンド回路３０は、上記
第１図に示すアンド回路１２と実質的に同等となって、
論理回路２は上記第１図に示す論理回路１と全く同じ加
算器となる。
力が１１”になるので、アンド回路３０の結線１．０２
からの入力は“ｌ″となり、該アンド回路３０は、上記
第１図に示すアンド回路１２と実質的に同等となって、
論理回路２は上記第１図に示す論理回路１と全く同じ加
算器となる。
次に、端子５９をｌ″に固定すると共に、端子５１．５
２，５３，５４，５６，５８を１′１＃に、端子５５．
５７をθ″に各々固定すると、上記結線１０２ 、１０
３ 、１０４ 、１０５ 、１０６から成るループパス
は発振する。
２，５３，５４，５６，５８を１′１＃に、端子５５．
５７をθ″に各々固定すると、上記結線１０２ 、１０
３ 、１０４ 、１０５ 、１０６から成るループパス
は発振する。
この発振周波数を、外部から発振周波数計で測定すれば
、論理回路２のＡＣ特性をめることができる。
、論理回路２のＡＣ特性をめることができる。
本発明は以上説明したように、ＬＳＩの内部で論理回路
のクリティカルパスを発振させるとと忙より、外部から
発振周波数計でＡＣ特性を測定でき、ＬＳＩを容易に選
別できるという効果がある。
のクリティカルパスを発振させるとと忙より、外部から
発振周波数計でＡＣ特性を測定でき、ＬＳＩを容易に選
別できるという効果がある。
第１図は本発明の適用の対象となるＬＳＩにおける論理
回路の構成を示すブロック図、第２図は本発明ＬＳＩの
一実施例における論理回路を示すブロック図である。 １．２・・・論理回路 １１．１３，１５，１７，２６，２７．２８・・・オア
回路１２．１４，１６．３０・・・アンド回路１８．１
９，２０，２２，２３，２４，２５．２９・・・ナンと
回路５１〜５９・・・入力端子 ８１〜８４・・・出力端子 出願人 日本電気株式会社
回路の構成を示すブロック図、第２図は本発明ＬＳＩの
一実施例における論理回路を示すブロック図である。 １．２・・・論理回路 １１．１３，１５，１７，２６，２７．２８・・・オア
回路１２．１４，１６．３０・・・アンド回路１８．１
９，２０，２２，２３，２４，２５．２９・・・ナンと
回路５１〜５９・・・入力端子 ８１〜８４・・・出力端子 出願人 日本電気株式会社
Claims (1)
- 論理回路を構成するＬＳＩの内部Ｋｋいて、上記論理回
路の出力の一部を入力に戻すループパスを構成し、外部
からの信号によシ該ループパスを発振させる構成とした
ことを特徴とするＬＳＩ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58232086A JPS60123775A (ja) | 1983-12-08 | 1983-12-08 | Ｌｓｉ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58232086A JPS60123775A (ja) | 1983-12-08 | 1983-12-08 | Ｌｓｉ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60123775A true JPS60123775A (ja) | 1985-07-02 |
Family
ID=16933776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58232086A Pending JPS60123775A (ja) | 1983-12-08 | 1983-12-08 | Ｌｓｉ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60123775A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0954141A (ja) * | 1995-08-16 | 1997-02-25 | Nec Corp | テスト回路 |
| JPH0989980A (ja) * | 1995-09-28 | 1997-04-04 | Nec Corp | 半導体集積回路およびその評価方法 |
| CN114217193A (zh) * | 2020-09-04 | 2022-03-22 | 中国科学院微电子研究所 | 与非门树结构 |
-
1983
- 1983-12-08 JP JP58232086A patent/JPS60123775A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0954141A (ja) * | 1995-08-16 | 1997-02-25 | Nec Corp | テスト回路 |
| JPH0989980A (ja) * | 1995-09-28 | 1997-04-04 | Nec Corp | 半導体集積回路およびその評価方法 |
| US6105153A (en) * | 1995-09-28 | 2000-08-15 | Nec Corporation | Semiconductor integrated circuit and its evaluating method |
| CN114217193A (zh) * | 2020-09-04 | 2022-03-22 | 中国科学院微电子研究所 | 与非门树结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5486786A (en) | Process monitor for CMOS integrated circuits | |
| JPS60123775A (ja) | Ｌｓｉ回路 | |
| JP2868351B2 (ja) | 遅延時間測定回路 | |
| JPS6382108A (ja) | 発振回路用半導体集積回路 | |
| JPS634701A (ja) | 発振回路用集積回路 | |
| JPH04145381A (ja) | 半導体集積回路装置 | |
| JPH0431617Y2 (ja) | ||
| JPH02180428A (ja) | リセット回路 | |
| JPH04242178A (ja) | リングオシレータ回路 | |
| JPS58201352A (ja) | 集積回路装置 | |
| JPS5925427A (ja) | 基準周波数発生回路 | |
| JPS588778B2 (ja) | 電気パルス抽出回路 | |
| JPH01165979A (ja) | 論理集積回路 | |
| JPH0426221A (ja) | 発振回路 | |
| JPS60196954A (ja) | 集積回路 | |
| JPH02183178A (ja) | 半導体装置 | |
| JPH02177356A (ja) | 集積回路装置 | |
| JPH06177743A (ja) | 入出力兼用バッファ回路 | |
| JPS59210381A (ja) | 集積回路装置の試験回路 | |
| JPH11142480A (ja) | 半導体集積回路装置およびその半導体集積回路装置の試験方法 | |
| JPS61148378A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS5873243A (ja) | 半導体集積回路 | |
| JPH0727825A (ja) | 半導体装置 | |
| JPS6123976A (ja) | 加入者回路試験法 | |
| JPS62267675A (ja) | 集積回路評価回路 |