JPS6382108A - 発振回路用半導体集積回路 - Google Patents
発振回路用半導体集積回路Info
- Publication number
- JPS6382108A JPS6382108A JP22860186A JP22860186A JPS6382108A JP S6382108 A JPS6382108 A JP S6382108A JP 22860186 A JP22860186 A JP 22860186A JP 22860186 A JP22860186 A JP 22860186A JP S6382108 A JPS6382108 A JP S6382108A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverters
- inverter
- terminals
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000005669 field effect Effects 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は発振回路用半導体集積回路に関し、特に振動子
を外付けにして所定の周波数の信号を発生する発振回路
用半導体集積回路に関する。
を外付けにして所定の周波数の信号を発生する発振回路
用半導体集積回路に関する。
従来、この種の発振回路用半導体集積回路は、第３図に
示すように、チップ内に絶縁ゲート型電界効果トランジ
スタからなる１つのインバータ１１により構成された反
転増幅回路１と、このインバータ１１の入出力端間に自
己バイアス用の抵抗Ｒを設け、帰還回路として反転増幅
回路１の入出力端の端子Ｔｌ、’ｒ２間に水晶振動子Ｑ
を外部接続し、また端子Ｔｌ、Ｔ２と接地端子間にそれ
ぞれコンデンサＣ１＋ Ｃ２を外部接続して所定の周波
数の信号■。をインバータ３を介して得る構成となって
いた。なお、インバータ１１は通常、相補型電界効果ト
ランジスタにより構成される。
示すように、チップ内に絶縁ゲート型電界効果トランジ
スタからなる１つのインバータ１１により構成された反
転増幅回路１と、このインバータ１１の入出力端間に自
己バイアス用の抵抗Ｒを設け、帰還回路として反転増幅
回路１の入出力端の端子Ｔｌ、’ｒ２間に水晶振動子Ｑ
を外部接続し、また端子Ｔｌ、Ｔ２と接地端子間にそれ
ぞれコンデンサＣ１＋ Ｃ２を外部接続して所定の周波
数の信号■。をインバータ３を介して得る構成となって
いた。なお、インバータ１１は通常、相補型電界効果ト
ランジスタにより構成される。
上述した従来の発振回路用半導体集積回路は、反転増幅
回路１が１つのインバータ１１により構成されているの
で、インバータ１１の相互コンダクタンスｇｍによって
発振周波数が一定の範囲に固定されてしまうという欠点
があった。
回路１が１つのインバータ１１により構成されているの
で、インバータ１１の相互コンダクタンスｇｍによって
発振周波数が一定の範囲に固定されてしまうという欠点
があった。
なぜならば、発振周波数が高い場合、反転増幅回路１の
動作も高速でなければならず、インバータ１１の相互コ
ンダクタンスｇｍを大きくしなければ動作が不安定とな
り、逆に発振周波数が低い場合、インバータ１１の相互
コンダクタンスｇｍを小さくしなければ電源端子及び接
地端子間の貫通電流が大となるためである。
動作も高速でなければならず、インバータ１１の相互コ
ンダクタンスｇｍを大きくしなければ動作が不安定とな
り、逆に発振周波数が低い場合、インバータ１１の相互
コンダクタンスｇｍを小さくしなければ電源端子及び接
地端子間の貫通電流が大となるためである。
本発明の目的は、発振周波数の広い範囲にわたって使用
することができ、かつ発振動作が安定し貫通電流を少な
くすることができる発振回路用半導体集積回路を提供す
ることにある。
することができ、かつ発振動作が安定し貫通電流を少な
くすることができる発振回路用半導体集積回路を提供す
ることにある。
本発明の発振回路用半導体集積回路は、絶縁ゲート型電
界効果トランジスタからなるインバータで構成された反
転増幅回路と、前記インバータの自己バイアス用の抵抗
とを有し、前記反転増幅回路の入力端と出力端との間に
振動子を外部接続して所定の周波数の信号を発生する発
振回路用半導体集積回路において、前記反転増幅回路を
相互コンダクタンスの異なる複数のインバータの並列接
続回路で構成し、これらインバータのうちの１つを発振
周波数範囲に応じて選択する手段を設けて構成される。
界効果トランジスタからなるインバータで構成された反
転増幅回路と、前記インバータの自己バイアス用の抵抗
とを有し、前記反転増幅回路の入力端と出力端との間に
振動子を外部接続して所定の周波数の信号を発生する発
振回路用半導体集積回路において、前記反転増幅回路を
相互コンダクタンスの異なる複数のインバータの並列接
続回路で構成し、これらインバータのうちの１つを発振
周波数範囲に応じて選択する手段を設けて構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す回路ブロック図で
ある。
ある。
反転増幅回路１ａは、絶縁ゲート型電界効果トランジス
タにより構成されたそれぞれ異なる相互コンダクタンス
ｇｍをもつ制御端子付きのイバータ１１．〜１１．を並
列接続して構成され、入力端及び出力端はそれぞれ、端
子Ｔ、、Ｔ２に接続されている。選択回路２は、選択信
号ＶＳによりインバータ１１３〜１１ｏのうちの１つを
動作状態にする。
タにより構成されたそれぞれ異なる相互コンダクタンス
ｇｍをもつ制御端子付きのイバータ１１．〜１１．を並
列接続して構成され、入力端及び出力端はそれぞれ、端
子Ｔ、、Ｔ２に接続されている。選択回路２は、選択信
号ＶＳによりインバータ１１３〜１１ｏのうちの１つを
動作状態にする。
抵抗Ｒは、選択されたインバータに所定のバイアスを与
える。
える。
そして、端子Ｔ １． Ｔ ２間に水晶振動子Ｑを接続
し、また端子Ｔ、、Ｔ２と接地端子間にそれぞれコンデ
ンサＣ，，Ｃ２を接続することにより所定の周波数で発
振し、インバータ３を介して発振信号■ｏが出力される
。
し、また端子Ｔ、、Ｔ２と接地端子間にそれぞれコンデ
ンサＣ，，Ｃ２を接続することにより所定の周波数で発
振し、インバータ３を介して発振信号■ｏが出力される
。
インバータ１１．〜１１．の選択は、発振周波数範囲に
従って行なわれ、通常、発振周波数が高い場合は、相互
コンダクタンスｇｍの大きいインバータを選択し、低い
場合には相互コンダクタンスｇｍの小さいインバータが
選択される。
従って行なわれ、通常、発振周波数が高い場合は、相互
コンダクタンスｇｍの大きいインバータを選択し、低い
場合には相互コンダクタンスｇｍの小さいインバータが
選択される。
なお、選択回路２は、インバータ１１８〜１１ｏのそれ
ぞれの制御端子に外部から直接電圧が印加できる端子で
構成することもできる。
ぞれの制御端子に外部から直接電圧が印加できる端子で
構成することもできる。
第２図は本発明の第２の実施例を示す回路図である。
この実施例は、反転増幅回路１ｂが制御端子をもたない
インバータ１１ｄ、１１ｅにより構成され、これらイン
バータｌｌｄ、１１−の選択手段として、インバータ１
１ａ、１１ｅの出力端とインバータ３の入力端とを選択
的に接続できる選択接続部４を設け、ユーザーのマスク
オプションとして配線工程のマスクにより選択接続でき
る構成となっている。
インバータ１１ｄ、１１ｅにより構成され、これらイン
バータｌｌｄ、１１−の選択手段として、インバータ１
１ａ、１１ｅの出力端とインバータ３の入力端とを選択
的に接続できる選択接続部４を設け、ユーザーのマスク
オプションとして配線工程のマスクにより選択接続でき
る構成となっている。
なお、これら実施例において、反転増幅器１３゜１ｂを
構成するインバータの数を２及び３としたが、他の複数
のインバータで構成しても同様に実現できる。
構成するインバータの数を２及び３としたが、他の複数
のインバータで構成しても同様に実現できる。
以上説明したように本発明は、反転増幅回路を相互コン
ダクタンスの異なる複数のインバータの並列接続で構成
し、これらインバータのうちの１つを選択する構成とす
ることにより、発振周波数を広範囲にわたって設定でき
、しかも発振動作が安定し貫通電流の少ない発振回路を
得ることができる効果がある。
ダクタンスの異なる複数のインバータの並列接続で構成
し、これらインバータのうちの１つを選択する構成とす
ることにより、発振周波数を広範囲にわたって設定でき
、しかも発振動作が安定し貫通電流の少ない発振回路を
得ることができる効果がある。
第１図は本発明の第１の実施例を示す回路ブロック図、
第２図は本発明の第２の実施例を示す回路図、第３図は
従来の発振回路用半導体集積回路−６＝ の−例を示す回路図である。 １，１．−、ｌｂ・・・反転増幅回路、２−・・選択回
路、３・・・インバータ、４・・・選択接続部、１１，
１１゜〜１１ｅ・・・インバータ、Ｃ，、Ｃ２・・・コ
ンデンサ、Ｑ・・・水晶振動子、Ｒ・・・抵抗、Ｔ、、
Ｔ２・・・端子。
第２図は本発明の第２の実施例を示す回路図、第３図は
従来の発振回路用半導体集積回路−６＝ の−例を示す回路図である。 １，１．−、ｌｂ・・・反転増幅回路、２−・・選択回
路、３・・・インバータ、４・・・選択接続部、１１，
１１゜〜１１ｅ・・・インバータ、Ｃ，、Ｃ２・・・コ
ンデンサ、Ｑ・・・水晶振動子、Ｒ・・・抵抗、Ｔ、、
Ｔ２・・・端子。
Claims (1)
- 絶縁ゲート型電界効果トランジスタからなるインバータ
で構成された反転増幅回路と、前記インバータの自己バ
イアス用の抵抗とを有し、前記反転増幅回路の入力端と
出力端との間に振動子を外部接続して所定の周波数の信
号を発生する発振回路用半導体集積回路において、前記
反転増幅回路を相互コンダクタンスの異なる複数のイン
バータの並列接続回路で構成し、これらインバータのう
ちの１つを発振周波数範囲に応じて選択する手段を設け
たことを特徴とする発振回路用半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22860186A JPS6382108A (ja) | 1986-09-26 | 1986-09-26 | 発振回路用半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22860186A JPS6382108A (ja) | 1986-09-26 | 1986-09-26 | 発振回路用半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6382108A true JPS6382108A (ja) | 1988-04-12 |
Family
ID=16878909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22860186A Pending JPS6382108A (ja) | 1986-09-26 | 1986-09-26 | 発振回路用半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6382108A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228107A (ja) * | 1989-02-28 | 1990-09-11 | Daishinku Co | ゲート式リニアアンプのバイアス源回路及び発振回路 |
| US6137371A (en) * | 1998-07-29 | 2000-10-24 | Nec Corporation | Voltage controlled oscillator including ring-shaped inverter circuits having voltage control circuits |
| JP2015220584A (ja) * | 2014-05-16 | 2015-12-07 | 株式会社東芝 | 発振回路 |
-
1986
- 1986-09-26 JP JP22860186A patent/JPS6382108A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228107A (ja) * | 1989-02-28 | 1990-09-11 | Daishinku Co | ゲート式リニアアンプのバイアス源回路及び発振回路 |
| US6137371A (en) * | 1998-07-29 | 2000-10-24 | Nec Corporation | Voltage controlled oscillator including ring-shaped inverter circuits having voltage control circuits |
| JP2015220584A (ja) * | 2014-05-16 | 2015-12-07 | 株式会社東芝 | 発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3887881A (en) | Low voltage CMOS amplifier | |
| JPH02262714A (ja) | デューティ制御回路装置 | |
| US3889211A (en) | MOS field effect transistor crystal oscillator | |
| KR0129039B1 (ko) | 발진기 | |
| JPH03119814A (ja) | 電流ミラー回路 | |
| KR970024508A (ko) | 발진회로 및 발진방법 | |
| JPS6382108A (ja) | 発振回路用半導体集積回路 | |
| KR100618059B1 (ko) | 집적 오실레이터 | |
| US4051446A (en) | Temperature compensating circuit for use with a crystal oscillator | |
| US4560955A (en) | Monolithic integrated transistor HF crystal oscillator circuit | |
| JPH1022733A (ja) | 水晶制御発振器において水晶を切り換える方法および装置 | |
| JPH02228106A (ja) | 発振器内蔵半導体集積回路 | |
| JP3052890B2 (ja) | 電圧制御発振器 | |
| JP3635519B2 (ja) | 発振回路 | |
| JPS59168704A (ja) | 半導体集積回路 | |
| JP2735245B2 (ja) | 発振回路 | |
| JPH066594Y2 (ja) | オ−バ−ト−ン水晶発振回路 | |
| JPS6138264Y2 (ja) | ||
| JP2600479B2 (ja) | 電圧制御発振器 | |
| JPH03201707A (ja) | 水晶発振回路 | |
| JPS6345048Y2 (ja) | ||
| JPH0426221A (ja) | 発振回路 | |
| JPS6248922B2 (ja) | ||
| JPH066136A (ja) | 圧電発振回路 | |
| JPH07154146A (ja) | 発振用集積回路および発振回路 |