JPS59168704A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS59168704A JPS59168704A JP4166283A JP4166283A JPS59168704A JP S59168704 A JPS59168704 A JP S59168704A JP 4166283 A JP4166283 A JP 4166283A JP 4166283 A JP4166283 A JP 4166283A JP S59168704 A JPS59168704 A JP S59168704A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- voltage
- vdd
- inverter
- inverters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000010355 oscillation Effects 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 230000005669 field effect Effects 0.000 claims abstract description 6
- 230000000295 complement effect Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、相補型絶縁ゲート電界効果半導体集積回路(
以下CMO8と略す)に関するものである。
以下CMO8と略す)に関するものである。
(
0MO8は、低消費電力性、高集積性の点で、近年広く
使われるようになって来た。その為従来では、バイポー
ラトランジスタで実現さ鉄ていたアナログ回路も0MO
8で実現されるようになp1アナログ・ディジタル混載
の回路は殆んど0MO8が使われるようになって来た。
使われるようになって来た。その為従来では、バイポー
ラトランジスタで実現さ鉄ていたアナログ回路も0MO
8で実現されるようになp1アナログ・ディジタル混載
の回路は殆んど0MO8が使われるようになって来た。
そして、発振回路もCMO8集積回路に内蔵されるよう
になって来た。
になって来た。
水晶振動子外付けの発振回路は一般に、第1図に示すよ
うに実現されて来た。すなわち、インバータの入出力端
子の両端間に、バイアス用の帰還抵抗Rと水晶振動子1
を接続し、位相調整用のコンデンサC!1.02を入出
力端子に接続する。これにより、水晶振動子の微小信号
をインバータ・アンプで増幅する。
うに実現されて来た。すなわち、インバータの入出力端
子の両端間に、バイアス用の帰還抵抗Rと水晶振動子1
を接続し、位相調整用のコンデンサC!1.02を入出
力端子に接続する。これにより、水晶振動子の微小信号
をインバータ・アンプで増幅する。
この場合、インバータは一種のアンプとして動作するの
で、論理回路と比較して消費電力は大きくなり、トラン
ジスタのゲート幅Wとゲート長りの比W/Lはあまり大
きく取れない。ところが、この比が小さいと、電源投入
時から発振開始までの時間がかかジ′、遅いものでは数
秒かかる。発振開始時間を正確に決めることはむつかし
いが、外部の雑音を拾ってインバータで増幅し、水晶振
動子と共振するものが残って、数回増幅をくり返すこと
により安定発振する。よって、ゲインが大きい程発振開
始時間は短かくなる。いったん発振するとゲインが小さ
くても持続するので、W/I、を最適設計することによ
り消費電流を減らすことができる。
で、論理回路と比較して消費電力は大きくなり、トラン
ジスタのゲート幅Wとゲート長りの比W/Lはあまり大
きく取れない。ところが、この比が小さいと、電源投入
時から発振開始までの時間がかかジ′、遅いものでは数
秒かかる。発振開始時間を正確に決めることはむつかし
いが、外部の雑音を拾ってインバータで増幅し、水晶振
動子と共振するものが残って、数回増幅をくり返すこと
により安定発振する。よって、ゲインが大きい程発振開
始時間は短かくなる。いったん発振するとゲインが小さ
くても持続するので、W/I、を最適設計することによ
り消費電流を減らすことができる。
本発明はこれらの点に鑑み、低消費電力でかつ、発振開
始時間を短縮できる半導体集積回路を提供することにあ
る。
始時間を短縮できる半導体集積回路を提供することにあ
る。
本発明による半導体集積回路は絶縁基板上に、−導電型
の絶縁ゲート電界効果トランジスタ及び逆導電型の絶縁
ゲート電界効果トランジスタを形成する半導体装置にお
いて、2個のインバータを形成し、入力端子、出力端子
を各々接続し、その両端に帰還抵抗と水晶振動子を入れ
た形の発振回路を形成し、1つのインバータの基板は、
各々、ソース又はドレインと接続し、他方のインバータ
の基板は、各々、内蔵した2つの基板バイアス回路の出
力と接続することを特徴とする。
の絶縁ゲート電界効果トランジスタ及び逆導電型の絶縁
ゲート電界効果トランジスタを形成する半導体装置にお
いて、2個のインバータを形成し、入力端子、出力端子
を各々接続し、その両端に帰還抵抗と水晶振動子を入れ
た形の発振回路を形成し、1つのインバータの基板は、
各々、ソース又はドレインと接続し、他方のインバータ
の基板は、各々、内蔵した2つの基板バイアス回路の出
力と接続することを特徴とする。
本発明の水晶振動子を用いた半導体集積回路を第2図に
示す。
示す。
絶縁基板上に相補型インバータを2つ形成し、各々人、
出力端子を接続し、入出力間に、バイアス用抵抗と、水
晶振動子を接続し、一方のインバータQl、Q2の基板
は、各々、ソースに接続する。これは、第1図の場合と
同じである。もう一方のインバータQ3.Q4の基板は
、同一基板上に形成した2つの基板バイアス回路2と4
の出力と接続する。2つの基板バイアス発生回路は、各
々電源電圧VDDの負電圧−VDDと、電源電圧の2倍
の電圧2VDDを発生し、C3の基板は、=VDDK%
Q4の基板は2VDDを発生する端子に接続する。
出力端子を接続し、入出力間に、バイアス用抵抗と、水
晶振動子を接続し、一方のインバータQl、Q2の基板
は、各々、ソースに接続する。これは、第1図の場合と
同じである。もう一方のインバータQ3.Q4の基板は
、同一基板上に形成した2つの基板バイアス回路2と4
の出力と接続する。2つの基板バイアス発生回路は、各
々電源電圧VDDの負電圧−VDDと、電源電圧の2倍
の電圧2VDDを発生し、C3の基板は、=VDDK%
Q4の基板は2VDDを発生する端子に接続する。
基板バイアス発生回路を第3図、第4図に示す。
第3図においては端子3で、VDDを発生する。
ここで、動作原理を説明する。C5のゲート電圧が、ハ
イレベル(VDD )のとき%’Q5はオンし、6の電
位はGN’Dと同電位になる。C5のゲート電位がGN
DとなるとC5はオフし、容量カプリングにより6の電
位は、VDDに下がる。そしてC6がONL’、3の電
位も−VDDに下がる。次にC5のゲート電位がハイレ
ベルになると6の電位がGNDとなり、C6はオフし、
3の電位は−VDDに保たれる。第4図は、端子5 K
2 VDDを発生する回路図であるが、動作原理は同
じである。
イレベル(VDD )のとき%’Q5はオンし、6の電
位はGN’Dと同電位になる。C5のゲート電位がGN
DとなるとC5はオフし、容量カプリングにより6の電
位は、VDDに下がる。そしてC6がONL’、3の電
位も−VDDに下がる。次にC5のゲート電位がハイレ
ベルになると6の電位がGNDとなり、C6はオフし、
3の電位は−VDDに保たれる。第4図は、端子5 K
2 VDDを発生する回路図であるが、動作原理は同
じである。
ここで、基板バイアス回路を設けることによるトランジ
スタはC5〜C8の4ケであシ、シカモ、基板電流は殆
んど流れない為、トランジスタサイズは小さくてすむ。
スタはC5〜C8の4ケであシ、シカモ、基板電流は殆
んど流れない為、トランジスタサイズは小さくてすむ。
本発明の動作原理を説明する。まず、電源投入時釦は、
基板バイアス回路は動作せず、C3の基板電位はGND
に、C4の基板電位はVDDにつられて、発振開始時は
、2つのインバータが並列にアンプ動作する為、発振開
始時間は短縮する。
基板バイアス回路は動作せず、C3の基板電位はGND
に、C4の基板電位はVDDにつられて、発振開始時は
、2つのインバータが並列にアンプ動作する為、発振開
始時間は短縮する。
いったん発振すると、基板バイアス回路が各々動作し、
C3に−VDDQ4に2VDDがかかる為、C3,C4
の閾値電圧が変化し、殆んど電流が流れなくな!1%
Q、1. 、 Q、2によりなるインバータで従来のま
ま動作するようになる。よって発振開始時間は2つのイ
ンバータの並列動作の為、短縮し定常状態では1つのイ
ンバータ動作の為、消費電流は少なくなる。
C3に−VDDQ4に2VDDがかかる為、C3,C4
の閾値電圧が変化し、殆んど電流が流れなくな!1%
Q、1. 、 Q、2によりなるインバータで従来のま
ま動作するようになる。よって発振開始時間は2つのイ
ンバータの並列動作の為、短縮し定常状態では1つのイ
ンバータ動作の為、消費電流は少なくなる。
本発明の利点は、発振回路と、基板バイアス回路を併用
したことにあり、基板バイアス回路は、本来発振回路を
必要とするところから、本回路においては付加する回路
が少なくてすみ、かつ、低消費電力で発振開始時間を短
縮できることである。
したことにあり、基板バイアス回路は、本来発振回路を
必要とするところから、本回路においては付加する回路
が少なくてすみ、かつ、低消費電力で発振開始時間を短
縮できることである。
第1図は従来の発振回路で、第2図は本発明による発振
回路、第3,4図は本発明回路に用いる基板バイアス回
路である。 図において、1は水晶振動子、C1,C2はコンデンサ
、Rは抵抗、2,4は各々Q5.Q6及びC7,C8に
対応する基板バイアス回路、8゜9は発振回路を示す。 第2図 第3図 第4図
回路、第3,4図は本発明回路に用いる基板バイアス回
路である。 図において、1は水晶振動子、C1,C2はコンデンサ
、Rは抵抗、2,4は各々Q5.Q6及びC7,C8に
対応する基板バイアス回路、8゜9は発振回路を示す。 第2図 第3図 第4図
Claims (1)
- 絶縁基板上に、−導電型の絶縁ゲート電界効果トランジ
スタ及び逆導電型の絶縁ゲート電界効果トランジスタを
杉成する半導体装置において、2個のインバータの入力
端子および出力端子を各々接続し、その両端に帰還抵抗
と水晶振動子を挿入して発振回路となし1方のインバー
タ各トランジスタの基板は、そのソース又はドレインと
接続し、他方のインバータの各トランジスタの基板は、
各々内蔵した2つの基板バイアス回路の出力と接続する
ことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4166283A JPS59168704A (ja) | 1983-03-14 | 1983-03-14 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4166283A JPS59168704A (ja) | 1983-03-14 | 1983-03-14 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59168704A true JPS59168704A (ja) | 1984-09-22 |
Family
ID=12614589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4166283A Pending JPS59168704A (ja) | 1983-03-14 | 1983-03-14 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59168704A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2711285A1 (fr) * | 1993-10-15 | 1995-04-21 | Hewlett Packard Co | Procédé et dispositif pour commander le taux d'impulsions d'un oscillateur. |
WO2004038908A2 (en) | 2002-10-24 | 2004-05-06 | Alfred E. Mann Foundation For Scientific Research | Multi-mode crystal oscillator system selectively configurable to minimize power consumption or noise generation |
WO2019145707A1 (en) * | 2018-01-24 | 2019-08-01 | Eosemi Limited | Oscillator circuits |
-
1983
- 1983-03-14 JP JP4166283A patent/JPS59168704A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2711285A1 (fr) * | 1993-10-15 | 1995-04-21 | Hewlett Packard Co | Procédé et dispositif pour commander le taux d'impulsions d'un oscillateur. |
WO2004038908A2 (en) | 2002-10-24 | 2004-05-06 | Alfred E. Mann Foundation For Scientific Research | Multi-mode crystal oscillator system selectively configurable to minimize power consumption or noise generation |
EP1554010A2 (en) * | 2002-10-24 | 2005-07-20 | Alfred E. Mann Foundation for Scientific Research | Multi-mode crystal oscillator system selectively configurable to minimize power consumption or noise generation |
EP1554010A4 (en) * | 2002-10-24 | 2011-03-23 | Mann Alfred E Found Scient Res | SELECTIVELY CONFIGURED CRYSTAL MULTIMODE OSCILLATOR SYSTEM FOR REDUCING ENERGY CONSUMPTION OR NOISE GENERATION |
WO2019145707A1 (en) * | 2018-01-24 | 2019-08-01 | Eosemi Limited | Oscillator circuits |
US11211898B2 (en) | 2018-01-24 | 2021-12-28 | Eosemi Limited | Oscillator circuits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6774735B2 (en) | Low power self-biasing oscillator circuit | |
US20020125965A1 (en) | Oscillator circuit and integrated circuit for oscillation | |
TWI409613B (zh) | 微電腦的電子電路 | |
US5469116A (en) | Clock generator circuit with low current frequency divider | |
JP4536364B2 (ja) | 高品質並列共振発振器 | |
US3889211A (en) | MOS field effect transistor crystal oscillator | |
EP1284046B1 (en) | Oscillator circuit | |
JP3270880B2 (ja) | 水晶発振回路 | |
US6369622B1 (en) | Clock doubler circuit with RC-CR phase shifter network | |
JP4290334B2 (ja) | 発振器を含む集積回路 | |
JPS59168704A (ja) | 半導体集積回路 | |
JP2001185994A (ja) | 半導体集積回路及び発振増幅回路 | |
JP4455734B2 (ja) | 発振回路 | |
JP2001160721A (ja) | 電力増幅回路 | |
US5675294A (en) | Single pin crystal oscillator circuit | |
JPS59169211A (ja) | 電子発振器 | |
JPH0526363B2 (ja) | ||
US6717483B2 (en) | Low cost voltage controlled crystal oscillator (VCXO) | |
JPS6125241B2 (ja) | ||
JPH0528806Y2 (ja) | ||
JPH066136A (ja) | 圧電発振回路 | |
JPS6382108A (ja) | 発振回路用半導体集積回路 | |
JPS6034847B2 (ja) | 水晶発振回路 | |
JPS6138264Y2 (ja) | ||
JPS6056005B2 (ja) | 発振回路 |