JPS59169211A - 電子発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は水晶発振器に関し、特にクロックパルスのディ
ジタル列を供給するだめの水晶発振器、さらに詳しくは
、より大きなＭＯＳディジタル回路の他の回路部分と一
体化するのに適した形に利用するＭＯＳ（メタルオキサ
イドセミコンダクタ）トランジスタあるいはその他の電
界効果トランジスタ技術による発振器に関する。

通信信号のようなディジタル電気信号を処理するだめの
種々の回路が存在し、これらはその動作のためにクロッ
クパルスを必要とする。これらのクロックパルスは典型
的には、増幅器と基本共鳴周波数発生器とを含む発振器
によって発生される。この基本共鳴周波数発生器は例え
は水晶であり、該増幅器に接続されたフィードバック回
路内に直列にあるいは分路を作って接続される。

電荷再分配モード即ち転換容量モードで動作する回路は
一般にＭＯ８回路であり、自身の動作のためには発振器
により与えられるクロックパルス、の列を必要とする。

この発振器は同一の基板上に積層されたサブ回路（５ｕ
ｂｃｉｒｃｕｉｔ　）である方が望ましい。

最近のＭｏｓ回路設計技術の発展によってデバイス及び
それらの相互結合素子の寸法をより小さくする方向に進
んでいる。このことにより、より多くのデバイスを１個
のチップ上に積層できるようになった。−チップ上のデ
バイス密度が増加したことによって電力消費が著しく増
加するという問題が生じた。その結果、回路の消費電力
によってチップ上のデバイス密度に制限が課せられるこ
とが常であった。消費電力を少なくする必要性から、回
路の電源電圧をより少なくすることが望まれるようにな
った。このような低い電源電圧で動作可能な水晶発振器
が必要とされている。

発明の概要 本願発明による新規な発振器は基本発振器段、比較器段
及び出力段を含む。各段は入力ノードと出力ノードを有
する。比較器段の入力ノードは基本発振器段の入力ノー
ドに接続される。この基本発振器段の入力ノードは自身
の役向にある増幅デバイスの入力ノードである。この結
果４、比較器段の閾値電圧を、１己の駆動電圧の直流成
分を、２用いてさらに正確、にトラッキングすることか
でき、さらに＼・以って発振器全体のデユーティ゛サイ
クルを改善することができる。

本発振器の他の特徴は、比較器段が、ソースフォロワ接
続型の負荷デバイスを合むことである。とれによって更
に、比較器の閾値電圧を基本発振器段のバイアス条件・
、を用いてトラッキングすることができ、また、比較器
段の出力電圧から出力段の閾値電圧へのスルーイング時
間（ｓｌｅｗｉｎｇ　ｔｉｍｅ）を短縮することができ
る。これら両方の利点によって方形波出力のデユーティ
　サイクルに対する制御を改善することができる。もし
基本発振器段の増幅デバイスが、伝達する時に信号を反
転するように接続されていれば、ソースフォロワデバイ
スは基本発振器段とバイアス回路を共有することができ
る。基本発振器段の増幅デバイスが、伝達する時に信号
を反転するように接続されている場合、代りに、ソース
フォロワデバイスを基本発振器段の出力ノードに接続す
ることによって該デバイスは能動負荷として駆動される
ことが可能である。

実施例の説明 第１図の発振器は正電圧供給線１２及び接地電圧供給線
１４を含む。これらの供給線１２．１４０間には、ピア
ス型やコルピット型のような謹本発振器１６、比較器１
８及びＴＴＬ出力回路２０が段となって順に接続されて
いる。発振器１０のトランジスタＭ１ないしＭｌｌは全
て、Ｎ型ＭＯＳテハイスである。トランジスタＭ１、Ｍ
３、Ｍ６、Ｍ８及びＭｌｌはエンハンスメント型デバイ
スであり、他はデプレーション型デバイスである。正電
圧供給線１２の電圧はＶＤＤ　である。全トランジスタ
のバルク材は基板バルクと一体化されており電圧ばＶＳ
Ｓ　　が供給されている。このＶＳＳ　はＶＤＤ　　よ
り低い正の電圧であって、一般にはＶＤＤ　　と同じ撮
幅、逆符号である。

基本発振器段１６はトランジスタＭ１及びＭ２から成る
反転増幅器を含む。トランジスタＭ１は相互コンダクタ
ンス　トランジスタであって、そのソースは接地電圧供
給線１４に接続され、ドレインはテブレーション、型ト
ランジスタＭ２のソース及びケートに接続きれている。

デプレーション型トランジスタＭ２のトレインは正電圧
供給線１２に接続されている。基本発振器段１６内にバ
イアス回路があって、これが該反転増幅器を１より太き
い利得を持つ初期状態にバイアスする。チップ上に充分
な量の浮遊容量が存在し、これが、発振を起こすのに必
要なフィードバックループの回りに更なるフェーズ　シ
フトを与えている。このバイアス回路はデプレーション
型トランジスタＭ４を含んでおり、Ｍ４のトレインは正
電圧供給源１２に接続され、ゲートとソースはエンハン
スメント型トランジスタＭ３のケートとドレインに接続
され、さらにこのＭ３のソースは接地電圧供給線１４に
接続されている。トランジスタＭ４とＭ３は、相互コン
ダクタンス　トランジスタＭ１のゲートの直流電圧を設
定するように働く。デプレーション型トランジスタＭ５
が該バイアス回路の２端子抵抗素子として該回路に接続
されており、Ｍ５のドレインはトランジスタＭ４のソー
スに接続され、ゲートとソースは相互コンダクタンス　
トランジスタＭ１のゲートに接続されている。トランジ
スタＭ１のケート側のノード２１は該反転増幅器と基本
発振器段１６への信号入力ノードと考えられる。

一方、トランジスタＭ１のドレイン側とトランジスタＭ
　２のソース側のノード２２は基本発振器段１６の信号
出力ノードと考えられる。

ノード２１と接地電圧供給線１４の間に（はループ利得
整形用コンデンサ２４が接続されている。水晶共１１シ
素子２５がノード２１とノード２２の間に接続されてお
り、この素子２５は狭帯域のフィードバックループを形
成して基本発振器段１６用の基本周波数設定のだめの共
鳴を与えさらにこれによりノード２１でほぼ正弦状をし
た波形を発生させる。一応用例に？いて該素子２５に適
した水晶は３．５ＭＨ２（メガヘルツ）の基本共鳴周波
数をもつカラーバースト型のものである。

トランジスタＭ５は大きな抵抗として働くのであるが、
これは、高周波ブロッキング素子を形成し、該バイアス
回路が信号ノード２１をロードダウンするのを妨げるこ
とによって該発嵌器のフィードバックループの利得マー
シンを増加させる。この°構成によってトランジスタＭ
３及びＭ４における伝導チャネルの幅／長さ比率を適度
なものに使用することが可能になる。このことによりバ
イアス電流を節約しながらもなおトランジスタＭ３の電
流を用いてＭｌの静止バイアス電流を正確にトラッキン
グし、かつトランジスタＭ４のドレイン−ソース電圧を
用いてトランジスタＭ２のドレイン−ソース電圧をトラ
ッキングすることが可能となる。この観点から、ノード
２２における充分に安定した起動バイアス電圧を与える
だめにトランジスタＭ１及びＭ２のチヤネル長はそれぞ
れトランジスタＭ３及びＭ４のチャネル長に等しいとい
うことは重要である。

基本発振器段１６のノード２１はエンハンスメント型増
幅トランジスタＭ６のゲート２６に接続されている。ゲ
ート２６は比較器段１８の入力端子である。増幅トラン
ジスタＭ６のトレインは、随意に設けられる電圧振幅制
限用抵抗素子２７を介して負荷トランジスタＭ７のソー
ス１ｆこ接続されている。Ｍ７のトレインは正電圧供給
線１２に接続されている。負荷トランジスタＭ７のケー
トはトランジスタＭ４及びＭ５の共通ノード２９か基本
発振器段の出力ノード２２に接続されている。最終出力
のチューティ　サイクルの点で（はいくらか不利であっ
て、製造上の歩留りの点ではいくらか有利々ことである
が、Ｍ７のゲートは代りに正電圧供給線１２に接続する
ことも可能である。

ＴＴＬ出力回路段２０は４個のトランジスタＭ８、Ｍ９
、Ｍｌｏ及びＭｌｌを含む。トランジスタＭ８及びＭＬ
Ｉのゲートはノード２８に接続される。ノード２８は比
較回路段１８の出力である。Ｍ８及びＭｌｌのドレイン
はそれぞれ負荷トランジスタＭ１０及びＭ９のソースに
接続され、ソースは接地電圧供給線１４に接続される。

負荷トランジスタＭ９及びＭ“１０のドレインは正電圧
供給線１２に接続され、ゲートは負荷トランジスタＭ１
０のソースに接続される。負荷トランジスタＭ９のソー
スと相互コンダクタンス　トランジスタＭ１１のドレイ
ンは発振器１０の出力端子３０に接続される。ＴＴＬ出
力段２０は典型的には、現在ＭＣ）ＳＩＣに用いられて
いる回路である。比較回路段１８の基本人力ノード２６
を基本発振器段１６の出力ノート２，２に接続すれは先
行技術による発振器の設計と一致するであろう。ピアス
型発振器においては出力ノード２２は基本発振器段１６
の入力ノード２１よりも高い信号電圧振幅番与えること
ができる。しかしながら、発振器１０のデユーティ　サ
イクルを改善するためには、比較器段１８の閾値電圧を
該比較器入力ノードが接続される基本発振器段１６の該
ノードの安定状態における直流電圧に一致させることが
望捷しいということが、発振器１０を設計する際に認識
された。トランジスタＭ１及びＭ６は同一の拡散長及び
チャネル長をもっているので、これらトランジスタの電
流は該バイアス状態の近傍において非常に正確なトラッ
キングを行なう。それ故にＴ　、Ｔ　Ｌ出力のほぼ５０
％のチューティ　サイクル即ち本質的には、中心レベル
の上下で同一回数を消費する出力電圧は異なるトランジ
スタＭ４、Ｍ３、Ｍ２及びＭ７のパラメータを適正に設
計することによってうまく決定することができる。

このことは、この一般的な型の発振器のだめの従来の設
計とは対照的である。即ち従来方式では、比較増幅器デ
バイス（発掘器１０の反転段のトランジスタＭ６及びＭ
７に相当する）の閾値電圧は基本発振器の出力ノード（
発振器１０のノード２２に相当する）における安定状態
直流電圧と整合させるか、−！たは直流電圧結合コンデ
ンサと別のバイアス素子を配設する必要があった。その
ような整合は基本発振器段力の振幅に依存し、そのため
該出力の非線型性の影響を受けるので困難かつ不正確で
ある。ノード２１での信号波形はノード２２での波形よ
りもさらに純粋な正弦波形である。発掘器１０を設計す
る際、比較器１８の入力ノード２６を基本発振器段１６
の入力カード２１に接続するとより困難なデユーティ　
サイクルを与えることができる。

この結果’ｔ　ＴＴＬ出力デューテイ　サイクルの信頼
性が改善され、回路を簡略化することができる。

比較器段１８の負荷トランジスタＭγのケートを自身の
ソースに接続すれば従来技術による発掘器の設計と一致
するであろう。このゲートを発振器１０のバイアス回路
のトランジスタＭ３及びＭ４の共通ノードに接続すれば
負荷トランジスタＭ７はソースフォロワ接続型の負荷テ
バイスになる。ＭＯＳトランジスタに適用きれる「ソー
スフォロワ接続型」という用語はここでは、ドレインが
供給電源電圧に接続され、ゲートが安定したあるいは変
化する入力電圧に接続をれだ人力ノードであり、ソース
が出力ノードであることを意味する。これにより、供給
電源電圧の変化によって生ずる、比較器の閾値とノート
２１におけるバイアス電圧との間の不整合が減少される
。そして、固定された設計パラメータを用いて供給電源
電圧の広い範囲にわたって動作させることができるよう
になるのと同様に電源ノイスリゼクションも改善される
。発振器１０は２ホルト程度の比較的低い電源電圧で動
作させることかできる。負荷トランジスタＭ７はデプレ
ーション型テハイスにすれは有利であるが、本発明の精
神から離れることなく周知の方法で適用されるエンハン
スメント型デバイスにして用いることも可能である。

発振器１０の一つの特徴は、基本発振器段１６が特殊な
比較器段１８を介してＴＴＬ出力段２０に接続され、望
ましい特性である５０％の出力チューティ　サイクルを
数パーセントのポイント以内で与えることである。この
ことにより、発振器１０においてピアス型回路の位相を
寄生容量に対する本質的に高い許容度をもって利用でき
るようになり、また発振器１０全体がＮＭＯ８技術を用
いて、スタート時の重大な問題に悩まされずに実現可能
となる。発掘器１０の発振周波数は特定の水晶素子２５
の発振周波数に限定されるものではない。この水晶素子
２５はこの特定の回路においては該ＩＣ自身に対して外
部的なものである。発振器１０の発振周波数は反転増幅
器の入力ノード２１と出力ノード２２の間に替りの適切
な共鳴素子、例えば受動共鳴回路を設けることにより別
の望ましい周波数にすることができる。

第２図には、第１図の発振器１０と同じ参照番号で示さ
れた素子を有する発振器３２が描かれている。この発振
器は比較器１８の負荷トランジスタＭ７のゲートが基本
発振器段１６の相互コンダクタンス　トランジスタＭ１
のトレイン（これは基本発振器段１６の反転増幅器の出
力ノード２２である）に接続されている点を除き他の全
ての点では発振器１０と同一である。この構成では負荷
トランジスタＭ７は能動的負荷であり、発振器のチュー
ティ　サイクルが更に増加されるという効果をともなう
。しかしながらこの構成は、正電圧供給線１２の正電源
電圧ＶＤＤ　か光分に低くそのために負荷トランジスタ
Ｍ７のグー１〜電圧が、相互コンダクタンス　トランジ
スタＭ８及びＭｌｌをＯＦＦ　状態に保つだけのレベル
に降下する場合にのみ使用可能である。

もしもＶＤＤ　が高すぎると、負荷トランジスタＭ７は
これら相互コンタクタンス　トランジスタのゲートを過
剰に付勢してしまいその結果次の半サイクルの動作の間
トランジスタＭ６がトランジスタＭ８及びＭｌｌをＯＦ
Ｆ状態にすることができなくなる。従って、トランジス
タＭγのゲートを第１図のように接続しバイアス回路を
介し、てＭ７のケート電圧を安定した既定の値にするの
が有利である。

【図面の簡単な説明】

第１図は本願発明の一例による発掘器の回路を示す図、 第２図は第１図の発振器で比較器段が能動的な負荷トラ
ンジスタを含むように改変された、本願発明の別の一例
による発振器の回路を示す図である。 〔主要部分の符号の説明〕 Ｍｌ・・・・・・・・・・・　　・増幅器Ｍ３．Ｍ４．
Ｍ５・バイアス電圧発生回路１０．３２　　・・　・・
・・電子発振器１６・・・・　・・　・　　基本発振器
攻１８　　・・・・・　−・・比較器段 ２０　・　　　・・・・出力段 ２１　・・・・　・・・・・　・増幅器の入力ノート２
５・・　　・・　・・・・共鳴素子

Claims (1)

1. 【特許請求の範囲】 １　バイアス電圧発生回路（たとえばＭＳ、Ｍ４、ＭＳ
   ）と増幅器（たとえばＭｌ）の入力ノード（たとえば２
   １）に接続された共鳴素子（たとえば２５）とを有する
   基本発振器段（たとえば１６）及び 該基本発振器段に入力ノード（たとえば２６）を接続さ
   れた比較器段（たとえば１８）に接続された出力段（た
   とえば２０）を含む電子発振器（たとえば１０．３２）
   において、 該比較器段（たとえば１８）の該入カッ゛−ド（たとえ
   ば２６）は該基本発振器（たとえば１６）の該増幅器（
   たとえばＭｌ）の該入力ノード（たとえば２１ンに接続
   されたことを特徴とする電子発振器。 ２、特許請求の範囲第１項記載の電子発振器にセいて、 該比較器段（たとえば１８）は、正電圧電源（たとえば
   ＶＤＤ　）　　と該比較器段の増幅トランジスタ（たと
   えはＭ５．）との間に接続されたソースフォロワ接続型
   の負荷トランジスタ（たとえばＭ７）を合んでおジ、こ
   の負荷トランジスタのケートは該基本発振器段（たとえ
   ば１６）の該バイアス電圧発生回路（たとえばＭＳ、Ｍ
   ４、ＭＳ）のノード（たとえば２９）に接続されている
   ことを特徴とする電子発振器。 ３　特許請求の範囲第１項記載の電子発振器において、 該増幅器（たとえはＭｉ）は反転増幅器（たとえばＭｌ
   、Ｍ２）を形成し、該反転増幅器は、ソースを電圧供給
   線（た表えば１４）に接続され、ドレインをバイアス手
   段に接ｉされた相互コンダクタンス　トランジスタ（た
   とえばＭｌ）を含み、該入力ノード（たとえば２１）は
   該相互コンタクタンス　トランジスタ（たとえばＭｌ）
   の制御電極（たとえばＧ）を含むことを特徴とする電子
   発掘器。 ４　特許請求の範囲第３項記載の電子発振器において、 該比較器段（たとえば１８）は、正電圧電源（たとえば
   ＶＤＤ　）　　と該比較器段の増幅トランジスタ（たと
   えばＭ５）のドレインとの間に接続されたソースフォロ
   ワ接続型の負荷トランジスタ（たとえばＭ２）を含み、
   該負荷トランジスタのゲートは該基本発振器段の該バイ
   アス電流回路のノード（たとえば２９）に接続されてい
   ることを特徴とする電子発振器。 ５、特許請求の範囲第３項記載の電子発掘器において、 該比較器段は、正電圧電源と該比較器段の増幅トランジ
   スタ（たとえば第２図、Ｍ６）のドレインとの間に接続
   された能動負荷トランジスタ（たとえば第２図、Ｍｌ）
   を含み、該負荷トランジスタのゲートは該相互コンダク
   タンス　トランジスタ（たとえは第２図、Ｍｌ）のドレ
   イン（たとえは第２図、２２）に接続されていることを
   特徴とする電子発振器。