JPS6025150Y2 - 高ｃｉ値水晶発振回路 - Google Patents

Description

【考案の詳細な説明】 本考案は電子時計等に用いて有用な高ＣＩ値水晶発振回
路に関するものである。

従来、電子腕時計の様に低消費電力が特に要求される電
子機器の水晶発振回路に用いられる増巾器としては第１
図の様なＣＭＯＳアナログ増幅器が使われてきた。

これはＰチャンネルＭＯ３）ランジスタＰ及びＮチャン
ネルＭＯ８トランジスタＮよりなるＣＭＯ３基本インバ
ータに対してその入力端子Ｖｉｎと出力端子Ｖｏｕｔ間
に高抵抗値を有する抵抗Ｒｒを接続することによって、
バイアスをかけたものであり、極めて簡潔な構成で高利
得、低消費電流特性が得られる特徴がある。

しかし一方、欠点としては動作中心点付近に於ける出力
インピーダンスを低くとることが困難でありあえて低く
ぜんとすれば、ＰＳＮＭＯｓトランジスタの相互コンダ
クタンスｇｍを高く、またしきい値電圧ｖｔｈを低いも
のにする必要があり、これは何れも消費電流を増大させ
る結果となるので好ましくない。

また出力インピーダンスを構成するものがＭＯＳトラン
ジスタの様な能動素子である為出力インピーダンス値の
入出力電位レベルや電源電圧、温度等による変動が大き
いことも欠点となっている。

第２図は第１図におけるＣＭＯＳアナログ増幅器の入力
電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、出力インピーダ７スＲ
ｏｕｔ、電流電圧（ＶＤＤ −ＶＳＳ ）印加時のＰ、
ＮＭＯ３貫通電流Ｉｃ等の関係を示すものである。

第２図中のグラフＩは一般的なＣＭＯ３のＶｉｎ −Ｖ
ｏｕｔ特性で、バイアス抵抗ＲｆによってＶｉｎはＶｏ
ｕｔと殆んど同一値にバイアスされ、動作出力中心点Ｖ
ｃｏｃ （ＣＭＯ３Ｏｐｅｒａｔｉｎｇ ｃｅｎｔｅｒ
）が与えられることを示している。

グラフ■は出力電圧Ｖｏｕｔ変化に対する出力インピー
ダンスＲｏｕｔの関係を示すもので、動作出力中心点Ｖ
ｃｏｃでＲｏｕｔ値は最大となり出力電位が電源電位の
何れの両端ＶＤＤ。

ＶＳＳに近づいてもＲｏｕｔ値は低下していく傾向を示
す。

また電源電圧（ＶＤＤ −ＶＳＳ ）低下と、温度上昇
は（１）から（２）のように出力インピーダンスＲｏｕ
ｔを高くする作用があることも示している。

グラフ■は電源電圧（ＶＤＤ −ＶＳＳ）印加時のＣＭ
ＯＳを貫通する電流■。

の入力電位Ｖｉｎによる変化特性を示すもので、動作中
心点に於てピークを有するが中心からはずれるに従って
小さくなっている。

第３図はこの形式の増幅器を例えば時計用の３２．７６
８Ｋ Ｈｚ程度の水晶発振回路として用いる場合を示す
。

ここでＸは水晶振動子、Ｃ１，Ｃ２は移相用ないし周波
数調整用コンデンサである。

この方式は水晶発振子Ｘのクリスタルインピーダンス値
（以降ＣＩ値と称する）が比較的小さい（数１ＯＫΩ
以内）時は時計用として十分実用になる特性を有してい
る。

実用的特性とは、一般に、発振周波数の電源電圧による
変動率（Δｆ／ｆ−Ｖ）が１．０（ＳｅＣ／ｄａｙ−■
）以下、１．（３（ｖ）での消費電流が５（μＡ）以下
、発振開始最低電圧１．４Ｍ以下、発振開始時間８秒以
内であることを言う。

しかし、水晶発振子ＸのＣＩ値が１００ （ＫΩ）を越
えると、第３図の回路では上記実用的特性条件を満すこ
とが困難となり、ＣＩ値が数１００（ＫΩ）ともなると
、発振させること自体が困難となっていた。

この原因としては第１図のＣＭＯＳアナログ増幅器に有
する前述の欠点が影響しているものと考えられる。

以下第２図の特性図を参照しつつ説明する。

先ず動作中心点Ｖ。

ｏｃ付近における出力インピーダンスＲｏｍａｘを低く
することが困難であることは、特に発振開始時の水晶振
動子の励振が困難な為発振開始時間が長くなり、出力イ
ンピーダンスＲｏｕｔの平均値を低くしにくいことは発
振開始電圧が高くなる等の欠点につながっていく。

又、増幅器としての出力インピーダンスＲｏｕｔの電源
電圧変動が大きい事は発振周波数の電源電圧による変動
率が増大することを意味し、時計用電池として賞月され
る銀電池は軽負荷時比較的放電電圧は一定しているが、
温度特性も製品バラツキも有するので、発振器としての
電源電圧変動は著しい影響を及ぼすこととなる。

このように水晶振動子のＣＩ値が高くなることは移相回
路を含めたフィードバック系の減衰率が大きくなること
を意味するので、上記の様に増幅器の出力インピーダン
スＲｏｕｔの最大値ないし平均値が高いままであると、
発振が困難となるのは避けられない。

水晶振動子のＣＩ値としてより高い値が許容されること
は、製造上のバラツキを救う上からも、真空パッケージ
をやめることが出来る上からも、ローコスト化に大きく
寄与する事が出来るのは間違いないことであり、高ＣＩ
値水晶振動子の場合でも低ＣＩ値水晶振動子を従来回路
と組合わせた場合と同等以上の特性が得られる増幅器が
あれば大変好都合である。

本考案は上記比較的高ＣＩの水晶振動子の有効な駆動用
として用いられるのみならず、一般に比較的高利得で、
出力インピーダンス値及びその変動が比較的小さく、低
消費電力の増幅器が必要とされる分野に好適の増幅器を
提供せんとするものである。

本考案の基本的な構成は上記目的を実現する為に第４図
に示す様に高利得特性低消費電力特性を有するＣＭＯＳ
アナログ増幅器の出力にその出力インピーダンスを下げ
る事を目的として入力インピーダンスが十分高く出力イ
ンピーダンスが十分低いインピーダンス変換器ＩＣを設
けるもので、ＣＭＯＳの高利得特性が生かされた、低出
力インピーダンス低消費電力の増幅回路を得ることがで
きる。

インピーダンス変換器ＩＣとしては様々な形態のものが
考えられ、第５図にその基本的な形態の数例を示す。

組合わせるべき基本回路がＣＭＯＳであるならば、ＩＣ
化する場合には同タイプの半導体回路である（ａ）のＭ
ＯＳ−ＦＥＴフォロワーが最も作威しやすいであろう。

しかし、インピーダンス変換器としての働きをなすもの
であれば、（ｂ）の様なジャンクションＦＥＴ９ （Ｃ
１，（ｄ）の様なバイポーラトランジスタを用いてもよ
い。

いずれにせよ、ＣＭＯＳアナログ増幅器の出力インピー
ダンスが高いので、なるべく入力インピーダンスの高い
インピーダンス変換器であることが望ましい。

そのため（Ｃ）の工ミッタフォロワの場合はβが出来る
限り大きい事が望ましく、（ｄ）の様にダーリントン接
続してもよい。

また更にはスーパーベータ・トランジスタを使うことも
出来る。

その他どの様な素子を用いようとも、インピーダンス変
換の意味を充分果すものであれば使用出来る。

またＦＥＴの場合にはＰ型、ｎ型エンハンスメント型、
デプレッション型、トランジスタの場合にはｐ ｎＩ）
＊ｎ−ｐ−ｎ型とあって種類は異なるが目的に照して最
良の方法にすればよい。

第５図の各方式例の場合は出力部に受動素子としての抵
抗Ｒを有しているが、これによって第１図の方式の場合
のように出力インピーダンスが純然たる能動素子より構
成される場合に比べて、出力インピーダンスの電源電圧
、温度による変化が大巾に改善されるので好都合となる
。

なお、出力インピーダンス値そのものも抵抗Ｒ，トラン
ジスタの訓によって任意にコントロール出来るが出力イ
ンピーダンスを下げるといっても消費電流が増すのは事
実であるので両者の関連を考慮して設計しなければなら
ない。

第６図は第５図ａのＭＯ３ＦＥＴフォロワーの入力電圧
Ｖｍｌと出力電圧Ｖｏｕｔ、出力インピーダンスＲｏｕ
ｔ、電源電圧（ＶＤＤ −ＶＳＳ ）印加時のＭＯＳＦ
ＥＴ及び抵抗Ｒを貫通する電流Ｉ、等の関係を示すもの
である。

図中のグラフ■はＭＯ３ＦＥＴフォロワーのＶｉｎ’
−Ｖｏｕｔ特性で、ＭＯ３ＦＥＴ個有のスレジオルト電
圧ｖｔｈの存在により入力Ｖｉｎ’がＶＳＳからｖｔｈ
に至る間では出力Ｖ ｏｕｔには信号が出てこす、また
フォロワー増幅器の基本原理からして利得は１以上には
ならない。

つまり、ＣＭＯ３の様に出力Ｖｏｕｔの最大値はＶＤＤ
に達することは出来ない。

同図中グラフ■はＭＯ３ＦＥＴフォロワーの出力インピ
ーダンスＲｏｕｔの出力電位Ｖｏｕｔ変化に対する変動
の様子をあられすものであり、入力Ｖｉｎ’が電圧ＶＳ
Ｓから電圧ｖｔｈにいたる迄はＭＯＳＦＥＴがピンチオ
フ状態にあるので、出力インピーダンスＲｏｕｔは出力
抵抗Ｒそのものであり、入力Ｖｉｎ’が電圧ｖｔｈを越
えて、電圧ＶＤＤに至るに従い、ＭＯＳＦＥＴのＯＮ抵
抗は下っていくので出力インピーダンスＲｏｕｔは低下
していくことになる。

なお、グラフ■のカーブ（１）を電源電圧（ＶＤＤ−Ｖ
ＳＳ）及び常温の時とするカーブ（２）は電源電圧がＶ
ＤＤ −ＶＳＳより低くなった場合又は常温より高温に
なった場合にあたり出力インピーダンスが高くなること
を示している。

同図のグラフ■は電源電圧（ＶＤＤ−ＶＳＳ）印加時の
ＭＯ３ＦＥＴフォロワーの電源端子ＶＤＤ及びＶＳＳ間
を貫通する電流■、の入力電位Ｖｉｎ’に対する変化特
性を示すもので、入力Ｖｉｎ’が電圧ＶＳＳから電圧ｖ
ｔｈにいたる迄はＭＯＳＦＥＴがピンチオフ状態にある
ので電流ＩＦは殆んど流れない。

しかし入力Ｖｉｎ’が電圧ｖｔｈを越えて電圧ＶＤＤに
至るに従いＭＯＳＦＥＴのＯＮ抵抗は下っていくので電
流Ｉ、は増大していくことになる。

上記の様な特性を有するＭＯ３ＦＥＴフォロワ回路をＣ
ＭＯＳアナログ増幅器のバッファーとなる様構成した増
幅器回路を第７図に示す。

Ｎ′はフォロワ回路を構成するＮチャンネルＭＯ３ＦＥ
Ｔである。

ここでＣＭＯＳアナログ増幅器の出力端子は次段のＭＯ
Ｓフォロワの入力端子と共通になっているが説明の便宜
上それぞれＶｏｕｔ’、 Ｖｉｎ’と記した。

また、基本ＣＭＯＳアナログ増幅器の消費電流Ｉ、とＭ
ＯＳフォロワーの消費電流Ｉｐの合計全消費電流をＩＴ
と定めた。

第８図は本回路のＣＭＯＳアナログ増幅器の諸特性を示
したもので、グラフ■は入力電位Ｖｉｎと出力電位Ｖｏ
ｕｔ’、グラフ■はＭＯＳフォロワーの入力電位Ｖｉｎ
’と出力電位Ｖｏｕｔ、グラフ■は出力電位Ｖｏｕｔと
出力インピーダンスＲｏｕｔとの関係、グラフ■は入力
電位Ｖｉｎと各増幅部消費電流■。

９ ＩＦ及び全消費電流ＩＴとの諸特性の関係を第２
図の基本ＣＭＯ３増幅器の特性及び第６図のＭＯ３ＦＥ
Ｔフォロワの特性との比較の上で示している。

同図グラフ■におけるカーブ（１）とグラフ■における
カーブ（３）、またグラフ■におけるカーブ（２）とグ
ラフ■におけるカーブ（４）との関係は第１図の基本Ｃ
ＭＯ３増幅器において出力インピーダンスＲｏｕｔを小
さくしようとすれば消費電流ＩＣが増大することを示し
ている。

同図グラフ■におけるカーブ（５）はＭＯＳフォロワー
ドライバを用いることによって出力インピーダンスＲｏ
ｕｔが全出力電位にわたって出力抵抗値Ｒ以下の値にな
り、また本回路の場合ＭＯＳフォロワー出力の動作中心
点は出力電圧がＶＦＯ６（Ｆｏｌｌｏｗｅｒ ｏｐｅｒ
ａｔｉｎｇ ｃｅｎｔｅｒ）にバイアスされることにな
るが、基本ＣＭＯ３増幅器の場合の様に出カインピーダ
ンスＲｏｕｔのピークは動作中心点Ｖｐ。

。附近には存在しないことが分る。このことは、本回路
が動作中心点に於ける出力インピーダンスＲｏｕｔが低
いことが要望される分野に特に有効である事を示してい
る。

また前述の様に第１図の基本ＣＭＯ３増幅器の場合は出
力インピーダンスを下げたい場合にはＰ。

ＮＭＯ３）ランジスタのｇｍを高＜、Ｖｔｈを下げるし
かなく、これは消費電流を増大するという欠点をまねく
結果となるが本考案回路の方式ではＣＭＯＳアナログ増
幅器の出力は、次段のＭＯＳフォロワーのゲート容量の
ドライブを行わせるだけであるから、使用する周波数に
おける周波数特性を悪化させない程度の、十分に高い出
力インピーダンスのＣＭＯ３増幅器でよく、その例とし
て同図グラフ■の（２）及びグラフ■の（４）のカーブ
に示す様な特性のものを用いることができる。

つまりＣＭＯ３を構成するＰ、ＮのＭＯＳトランジスタ
の胛が小さくても、電圧増幅度が低下しない様にするこ
とは容易であって、ＣＭＯ３増幅器部分の消費電力ＩＣ
を大巾に低減出来る。

また第１図の基本ＣＭＯ３増幅器の場合には前述の様に
出力インピーダンスＲｏｕｔを構成するものは能動素子
であるＰ、、ＮのＭＯＳトランジスタであるため、入出
力電位レベル及び電源電圧、温度等による変動が大きい
という欠点を有する。

しかし、本考案回路の方式では出力インピーダンスＲｏ
ｕｔを構成するのはＭＯＳフォロワー回路であって、素
子は受動素子としての抵抗Ｒが１個増すがこの場合抵抗
の値の変動要素は温度以外になくしかも能動素子として
のＭＯＳトランジスタが１個に減るため、ＭＯＳフォロ
ワ回路の出力インピーダンスＲｏｕｔは入出力電位レベ
ルや電源電圧や温度等による変動を小さく出来る。

次に、ＭＯＳフォロワ一部の消費電流Ｉｐについて考察
する。

第８図のグラフ■のカーブ（６）は入力電位Ｖｉｎの変
化に対するＭＯＳフォロワ一部の消費電流りの変化を示
している。

ＭＯＳフォロワ一部の入力電位Ｖｉｎ’が電圧ＶＳＳか
ら電圧ｖｔｈに至る迄にはＩＦの電流は流れないが、Ｖ
ｉｎ’が電圧ｖｔｈを越えて電ＥＥＶＤＤに近づくに従
ってＩｐは増大し、電圧ＶＤＤに達した時最大となる。

ここでＣＭＯ３増幅器出力電圧Ｖｏｕｔ’が電ＪＥＶＤ
Ｄ値へ飽和をはじめるＣＭＯ３増幅器入力電圧Ｖｉｎを
電圧ｖｓとし、ＭＯＳフォロワーの入力電位Ｖｉｎ’が
電圧ｖｔｈとなるＣＭＯ３増幅器入力電圧Ｖｉｎを電圧
Ｖｔｈ ｉｎとすると、入力電圧Ｖｉｎの変化に対する
消費電流ＩＦの応答は次の様になる。

入力室ＥＥＶ ｉｎが電圧ＶＤＤから電圧Ｖｔｈｉｎの
間は電流Ｉ２は流れない。

電圧Ｖｔｈ ｉｎから電圧ｖｓに移るにつれて電流ｉｐ
は増大し、電圧■８から電圧ＶＳＳに至る間は消費電流
■２は一定になる。

ここでＣＭＯ３増幅器部の消費電流ＩＣの入力電圧Ｖｉ
ｎ変化を第８図のグラフ■のカーブ（４）のようである
とすると、全消費電流ＩＴはＩア＝ Ｉ Ｆ＋Ｉｃとし
て同グラフのカーブ（７）のように得られる。

このようにして組合せによってはグラフ■のカーブ（３
）等に比べて充分小さい消費電流とすることも可能とな
る。

なおまた、直線性、大振巾特性が強く要求される用途に
は今迄述べて来た様な単純なＭＯＳフォロワーでは不十
分であるが、第７図に示す様に本回路方式は、出力イン
ピーダンスは高いが比較的直線性と大振巾特性のよい出
力Ｖｏｕｔ’の取出しも可能であるのでごく軽負荷の駆
動を行わせる場合にはＶｏｕｔ’出力を有効に利用出来
るという特長がある。

即ち本方式は出力特性の異なる２つの信号をとり出し利
用出来る。

以上のように、本考案の増幅回路は従来の増幅回路に比
べ、高利得特性を低下させたり、消費電流を増大させる
ことなく、出力インピーダンスの動作中心点における値
及び平均値を低めるまた、電源電圧、温度等の変動の影
響をも小さくすることができる。

従って本考案の増幅回路は電子時計等の水晶発振回路に
於て高ＣＩ値水晶振動子を用いた場合にも優れた発振器
特性を与える。

特に発振開始時間発振開始電圧及び発振周波数の電源電
圧変動率を低めることが可能で、低消費電流特性も確保
出来る。

しかも信号取出しも出力端子Ｖｏｕｔ’を利用すること
によって、大振巾の信号が得られるので次段の整形回路
を極めて簡単である。

第９図はその回路例を示すものである。

図にも明らかなように低出力インピーダンスが要求され
る水晶発振回路部の駆動はＭＯＳフォロワー出力Ｖｏｕ
ｔで、信号の取り出しは直線性を大振巾特性のよいＣＭ
Ｏ３増巾器出力Ｖｏｕｔ’から、ＣＭＯ８整形回路Ｉｎ
に導入することによって極めて容易に整形された出力を
得られるようにしている。

以下具体例を述べると次のとおりである。

ＭＯＳフォロワ増幅器部のＭＯＳトランジスタＮ′はｎ
チャンネル型でβ岬４００（μひ／Ｖ）、 ｖｔｈ＝０
．７（ｖ） （ａｔｌ μＡ ）のものを用い、抵抗Ｒ
は４７０（ＫΩ）のものを用いるものとする。

なお水晶振動子Ｘは公称発振周波数３２，７６８ＫＨ２
，ＣＩ値が２６５（ＫΩ）、コンデンサＣ０及びＣ２は
デバイス容量、浮遊容量を含めて、それぞれ１９ （ｐ
Ｆ）、 ８１ （ｐＦ）であるとする。

ここで、電源電圧（ＶＤＤ−ＶＳＳ）＝ １．６（ｖ）
、常温２５°Ｃとすると、ＩＰ＝１．３５（μＡ）＝
Ｉｏ＝１．９５ （μＡ）、ＩＴ＝３．２０ （μＡ）
、発振開始時間５ （ｓｅｃ）、発振開始最低電圧１．
３５（ｖ）発振周波数の電源電圧変動率は０．８ （ｓ
ｅｃ／ｄａｙ・■）であった。

これは当初に述べた時計用水晶発振器としての実用的条
件を十分に満している。

なお、同一の水晶振動子Ｘ及びコンデンサＣ，，Ｃ２の
定数でＭＯＳフォロワーを用いず時計用ＣＭＯ３増幅器
のみによって駆動した時の同一条件での水晶発振回路と
しての特性は、消費電流５．８（μＡ）、発振開始時間
４０ （ＳｅＣ）以上、発振開始電圧１．６ （ｖ）、
周波数の電源電圧変動率は２．５（ｓｅｃ／ｄａｙ・■
）であり、実用的条件を満たしていない。

なお、第８図に示した様に本回路のＭＯＳフォロワ一部
のバイアスはＣＭＯ３増幅器部のＲｆによるバイアス設
定によって、自動的にかかることになり、出力の動作中
心点は前述した様に電圧Ｖ Ｐ Ｏ８となる。

この様なバイアスをかけた時のＭＯＳフォロワーの入出
力の波形特性を第１０図に示す。

第７図のＭＯＳトランジスタＮ′のスレジオルト電圧ｖ
ｔｈが電源電圧（ＶＤＤ−ＶＳＳ）に対して無視出来な
いときのフォロワー入力端子Ｖｉｎ’とフォロワー出力
電圧Ｖｏｕｔとの関係を示すグラフがカーブＡで、スレ
ジオルト電圧Ｖｔｈが電源電圧（ＶＤＤ−ＶＳＳ）に対
してはるかに小さいか０であるときのグラフがカーブＢ
である。

ＣＭＯ３増幅器部のＲ４によるバイアス設定によりＭＯ
Ｓフォロワ一部人ＶＤＤ−ＶＳＳ 力に電圧（）のバイアスが与えられ ま たとするとカーブＡの特性を有するＭＯＳフォロワーの
場合、出力Ｖｏｕｔの動作中心点はＶＰＯＣ’となって
、入力Ｖｉｎ’の信号波形を（１）とすると出力Ｖｏｕ
ｔには（２）の様にやや歪んだ波形が出てくる。

又、カーブＢの特性を有するＭＯＳフォロワーの場合、
出力Ｖｏｕｔには（３）の様に歪の少ない波形となる。

しかしカーブＢの特性のＭＯＳフォロワーは消費電流が
大きくなる傾向になるので常に最適とはいえない。

一方、さほど大振巾は必要でなく波形歪が小さいことが
必要な時は第１１図の様にＣＭＯ３増幅器とＭＯＳフォ
ロワーとをコンデンサＣによって交流結合とし、抵抗Ｒ
１及びＲ２によっテソースフオロワ入力Ｖｉｎ′ニ電圧
（ＶＤＤ−Ｖｌｈ）のバイアスをかけることによって５
のような歪の少ない信号波形とすることが可能である。

この場合ＶｏｕｔはＶＦＯＣ″なる動作中心点を有する
。

また、第１２図に示す様にサブストレートを位をＶＳＳ
電位におとし、サブストレート、ソース間に抵抗Ｒによ
る電圧降下を生じさせると電流制限効果があり抵抗Ｒは
大きくしなくても消費電流を減らす効果があり有用であ
る。

以上実施例としてＣＭＯ３増幅器とＭＯＳフォロワーの
組合せについて述べたが、インピーダンス変換器として
種々あることは前に説明したとおりであり、これらの組
合せについても同様の効果を奏することができる。

なお、また増幅器はＣＭＯ３に限らずジャンクション型
ＦＥＴをもってコンプリメンタリに構成したものでも可
能である。

このように本考案によれば、低消費電力、高利得で、出
力インピーダンス値およびその変動が小さいリニア動作
するコンプリメンタリ−接続トランジスタ増幅器を得る
ことができ、高ＩＣ値の水晶振動子を用いた有用な時計
用発振回路等を提供できる。

又、本考案の回路ではＣＭＯＳインバータの出力端子に
出力インピーダンスを安定化かつ低減化するインピーダ
ンス変換器としてＭＯ３ＦＥＴフォロワーを用いたので
、ＣＭＯＳインバータとの整合性に優れ、更に該ＣＭＯ
Ｓインバータの製造に係る同一プロセスにてインピーダ
ンス変換器を作威し得るものである。

従って拡散回数を増やしたり別途マスクを施こしたりす
ること無く容易に同一チップ上において集積化を果すこ
とができるものである。

【図面の簡単な説明】

第１図は従来のＣＭＯＳアナログ増幅器を示す回路図、
第２図は第１図の特性図、第３図は第１図の応用例を示
す回路図、第４図は本考案−実施例のアナログ増幅器を
示す回路図、第５図は第４図の要部構成例を示す回路図
、第６図は第５図（ａ）の特性図、第７図は本考案の一
実施例を示す具体的な回路図、第８図は第７図の動作を
説明するための特性図、第９図は本考案の応用例を示す
回路図、第１０図は第７図の他の特性図、第１１図は本
考案の他の実施例を示す回路図、第１２図は本考案の更
に他の実施例を示す回路図である。 Ｐ・・・・・・ＰチャンネルＭＯ３）ランジスタ、Ｎ・
・・・・・ＮチャンネルＭＯＳトランジスタ、Ｒｆ・・
・・・・バイアス抵抗、ＩＣ・・・・・・インピーダン
ス変換器、Ｘ・・・０．・水晶振動子、Ｃ４，Ｃ２・・
曲コンデンサー。

Claims (1)

1. 【実用新案登録請求の範囲】 ＰチャンネルＭＯＳトランジスタ及びＮチャンネルＭＯ
   ＳトランジスタよりなるＣＭＯＳインバータと、 該ＣＭＯＳインバータの出力端子に接続された出力イン
   ピーダンスを安定化かつ低減化するＭＯ３ＦＥＴフォロ
   ワーのインピーダンス変換器と、 前記ＣＭＯＳインバータの入力端子と前記インピーダン
   ス変換器の出力端子間に接続された高ＣＩ値の水晶振動
   子と、 該高ＣＩ値の水晶振動子の両端子にそれぞれ接続された
   移相用ないし周波数調整用コンデンサとを備え、 前記ＣＭＯＳインバータの入力端子と出力端子間に高抵
   抗値のバイアス抵抗を接続するとともに、ＣＭＯＳイン
   バータからなる波形整形回路の入力信号を前記ＣＭＯＳ
   インバータの出力端子から導出するようにしてなること
   を特徴とする高ＩＣ値水晶発振回路。