JPS6125241B2 - - Google Patents
Info
- Publication number
- JPS6125241B2 JPS6125241B2 JP13809778A JP13809778A JPS6125241B2 JP S6125241 B2 JPS6125241 B2 JP S6125241B2 JP 13809778 A JP13809778 A JP 13809778A JP 13809778 A JP13809778 A JP 13809778A JP S6125241 B2 JPS6125241 B2 JP S6125241B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- amplifier
- output
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013078 crystal Substances 0.000 claims description 22
- 230000010355 oscillation Effects 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は水晶発振回路に関するものであり、発
振出力振巾を小さくすることにより不要輻射を抑
え、且つ集積回路（IC）化を容易にしたもので
ある。
振出力振巾を小さくすることにより不要輻射を抑
え、且つ集積回路（IC）化を容易にしたもので
ある。
水晶発振回路はその周波数安定度が他の発振回
路に比較して優れているので、最近各種のデジタ
ル機器に数多く用いられるようになつてきた。
路に比較して優れているので、最近各種のデジタ
ル機器に数多く用いられるようになつてきた。
第１図は従来の水晶発振回路を示すものであ
る。
る。
１は自己バイアス用の抵抗２が接続された位相
反転増幅器、３は水晶振動子、４と５，６は夫々
周波数微調整用の抵抗とコンデンサーである。こ
こで、例えば、位相反転増幅器１として市販のＣ
―MOSロジツクICを用いれば、その発振出力振
巾は印加された電源電圧に達する。斯様に発振出
力振巾が大きくなると不要輻射が問題となる。ま
た、PLL（位相同期ループ）シンセサイザー方式
受信機のようなデジタル回路とアナログ回路とが
混在しているような機器に於いては他の信号に及
ぼす障害も無視出来ない。殊にIC化が進んだ場
合には後者が問題となつて来る。
反転増幅器、３は水晶振動子、４と５，６は夫々
周波数微調整用の抵抗とコンデンサーである。こ
こで、例えば、位相反転増幅器１として市販のＣ
―MOSロジツクICを用いれば、その発振出力振
巾は印加された電源電圧に達する。斯様に発振出
力振巾が大きくなると不要輻射が問題となる。ま
た、PLL（位相同期ループ）シンセサイザー方式
受信機のようなデジタル回路とアナログ回路とが
混在しているような機器に於いては他の信号に及
ぼす障害も無視出来ない。殊にIC化が進んだ場
合には後者が問題となつて来る。
そこで本件出願人は特願昭53―86927号（特開
昭55―13590号公報）に於いて第２図に示す如き
水晶発振回路を提案した。即ち、水晶発振出力を
相互に逆方向に並列接続された二個のシリコンダ
イオード８，９とコンデンサー１０の直列回路に
て構成されたクランプ回路にてクランプするもの
である。
昭55―13590号公報）に於いて第２図に示す如き
水晶発振回路を提案した。即ち、水晶発振出力を
相互に逆方向に並列接続された二個のシリコンダ
イオード８，９とコンデンサー１０の直列回路に
て構成されたクランプ回路にてクランプするもの
である。
７は例えば後続するデジタル回路を駆動するの
に必要な振幅までに発振出力を増幅する為の位相
反転増幅器であり、ICにて形成されるものであ
つて増幅器１と同一動作点に設定しておく。斯か
る構成により位相反転増幅器１の動作点を変化さ
せずにシリコンダイオードの順方向のしきい値電
圧0.7Vの２倍の1.4Vの振幅に発振出力を抑える
ことが出来、ICの外部端子に不要輻射を生じる
ような大きな信号が出ないようにすることが出来
る。然し乍ら、斯かる構成とした場合にはコンデ
ンサー１０の容量値はある程度大きくしないと発
振出力の振幅を抑えることが出来ないので、この
コンデンサー１０はIC回路に対して外付けせざ
るを得ず、その分だけICの端子が増えるという
欠点があつた。
に必要な振幅までに発振出力を増幅する為の位相
反転増幅器であり、ICにて形成されるものであ
つて増幅器１と同一動作点に設定しておく。斯か
る構成により位相反転増幅器１の動作点を変化さ
せずにシリコンダイオードの順方向のしきい値電
圧0.7Vの２倍の1.4Vの振幅に発振出力を抑える
ことが出来、ICの外部端子に不要輻射を生じる
ような大きな信号が出ないようにすることが出来
る。然し乍ら、斯かる構成とした場合にはコンデ
ンサー１０の容量値はある程度大きくしないと発
振出力の振幅を抑えることが出来ないので、この
コンデンサー１０はIC回路に対して外付けせざ
るを得ず、その分だけICの端子が増えるという
欠点があつた。
そこで本発明に於いては、電位発生回路を設
け、水晶発振器の出力端と電位発生回路の出力端
の間にクランプ回路を接続したものである。第３
図に示す実施例は固定電圧（電源電圧）Ｖとアー
ス間に直列接続された抵抗１１，１２よりなる電
位発生回路を設け、水晶発振器の出力端（ノード
N2）と電位発生回路の出力端（ノードN3）間に相
互に逆方向に並列接続されたクランプ用のシリコ
ンダイオード８，９を接続したものである。ノー
ドN3の電圧は増幅器１の直流動作電圧と略一致
させておく。するとノードN2の電圧がノードN3
の電圧よりもしきい値だけ大きくなるとダイオー
ド８が導通し、逆にノードN2の電圧がノードN3
の電圧よりもしきい値だけ小さくなるとダイオー
ド９が導通する。このようにノードN2の電圧が
増幅器１の直流動作電圧近傍にある場合にはダイ
オード８，９は共に非導通であり、それ以外のと
き何れか一方のダイオードが導通してクランプ作
用を為す。抵抗１１，１２の抵抗値は消費電力が
無視出来る範囲で小さい方が良いし、また抵抗を
替えて抵抗性の負荷例えばFETにて構成するこ
とも出来る。斯かる構成に依れば、電位発生回路
をIC化できるので、ICの端子を減すことが出来
る。
け、水晶発振器の出力端と電位発生回路の出力端
の間にクランプ回路を接続したものである。第３
図に示す実施例は固定電圧（電源電圧）Ｖとアー
ス間に直列接続された抵抗１１，１２よりなる電
位発生回路を設け、水晶発振器の出力端（ノード
N2）と電位発生回路の出力端（ノードN3）間に相
互に逆方向に並列接続されたクランプ用のシリコ
ンダイオード８，９を接続したものである。ノー
ドN3の電圧は増幅器１の直流動作電圧と略一致
させておく。するとノードN2の電圧がノードN3
の電圧よりもしきい値だけ大きくなるとダイオー
ド８が導通し、逆にノードN2の電圧がノードN3
の電圧よりもしきい値だけ小さくなるとダイオー
ド９が導通する。このようにノードN2の電圧が
増幅器１の直流動作電圧近傍にある場合にはダイ
オード８，９は共に非導通であり、それ以外のと
き何れか一方のダイオードが導通してクランプ作
用を為す。抵抗１１，１２の抵抗値は消費電力が
無視出来る範囲で小さい方が良いし、また抵抗を
替えて抵抗性の負荷例えばFETにて構成するこ
とも出来る。斯かる構成に依れば、電位発生回路
をIC化できるので、ICの端子を減すことが出来
る。
ところで、第３図に示す回路の欠点は、周囲温
度の変化や素子パラメータのバラツキによつて位
相反転増幅器１の直流動作電圧が変化する為、発
振が不安定となる点にある。そこで第４図に示す
実施例に於いては電位発生回路として位相反転増
幅器１３を利用し、その入力端と出力端を直接若
しくは抵抗性負荷を介して接続して直流電圧を得
るようにしたものである。位相反転増幅器の入力
端と出力端を直接若しくは抵抗性負荷を介して接
続した回路は、その他の回路を接続しない限り、
その入力電圧（＝出力電圧）は安定しており、且
つこの位相反転増幅器のしきい値電圧に等しいこ
とは周知の事実である。本実施例では、このよう
にして得られる直流電圧（＝位相反転増幅器のし
きい値電圧）を利用している。この回路はIC化
が容易であり、２つの位相反転増幅器１，１３を
同一半導体基板上に形成した場合には、温度条
件、素子パラメータをほぼ等しくすることが可能
であり、従つて位相反転増幅器１の直流動作電圧
とノードN3の電圧を略一致させることができる
から、結局ノードN2の電圧を安定にクランプ出
来る。尚、位相反転増幅器１３の出力インピーダ
ンスはその消費電力が無視できる範囲で小さい方
が望しい。
度の変化や素子パラメータのバラツキによつて位
相反転増幅器１の直流動作電圧が変化する為、発
振が不安定となる点にある。そこで第４図に示す
実施例に於いては電位発生回路として位相反転増
幅器１３を利用し、その入力端と出力端を直接若
しくは抵抗性負荷を介して接続して直流電圧を得
るようにしたものである。位相反転増幅器の入力
端と出力端を直接若しくは抵抗性負荷を介して接
続した回路は、その他の回路を接続しない限り、
その入力電圧（＝出力電圧）は安定しており、且
つこの位相反転増幅器のしきい値電圧に等しいこ
とは周知の事実である。本実施例では、このよう
にして得られる直流電圧（＝位相反転増幅器のし
きい値電圧）を利用している。この回路はIC化
が容易であり、２つの位相反転増幅器１，１３を
同一半導体基板上に形成した場合には、温度条
件、素子パラメータをほぼ等しくすることが可能
であり、従つて位相反転増幅器１の直流動作電圧
とノードN3の電圧を略一致させることができる
から、結局ノードN2の電圧を安定にクランプ出
来る。尚、位相反転増幅器１３の出力インピーダ
ンスはその消費電力が無視できる範囲で小さい方
が望しい。
第５図は第４図に示す回路の動作波形図であ
り、位相反転増幅器１３の出力インピーダンスが
比較的大きい場合の例である。ここで、t1及びt3
の期間はダイオード８，９が共にオフの期間、t2
の期間はダイオード９のみがヲンの期間、t4の期
間はダイオード８のみがオンの期間である。
り、位相反転増幅器１３の出力インピーダンスが
比較的大きい場合の例である。ここで、t1及びt3
の期間はダイオード８，９が共にオフの期間、t2
の期間はダイオード９のみがヲンの期間、t4の期
間はダイオード８のみがオンの期間である。
第５図に示す波形図について更に詳述する。以
下の説明の簡単化の為位相反転増幅器１３の出力
インピーダンスが高く、この増幅器１３とダイオ
ード８，９は発振に対してあまり影響を与えない
と仮定する。すると、第５図に示すノードN1，
N2の波形は、第１図の従来の場合と同様であ
る。
下の説明の簡単化の為位相反転増幅器１３の出力
インピーダンスが高く、この増幅器１３とダイオ
ード８，９は発振に対してあまり影響を与えない
と仮定する。すると、第５図に示すノードN1，
N2の波形は、第１図の従来の場合と同様であ
る。
期間t1：それまでオン状態にあつたダイオード
８がオフ状態となり、位相反転増幅器１３は分離
された情態となる。従つてノードN3は次第に位
相反転増幅器１３の前記直流電圧〔これは期間t1
と期間t3のノードN3の電圧の中間値〕に近づいて
いく。このとき、位相反転増幅器１３の出力イン
ピーダンスが高いと仮定している為、変化は少な
い。
８がオフ状態となり、位相反転増幅器１３は分離
された情態となる。従つてノードN3は次第に位
相反転増幅器１３の前記直流電圧〔これは期間t1
と期間t3のノードN3の電圧の中間値〕に近づいて
いく。このとき、位相反転増幅器１３の出力イン
ピーダンスが高いと仮定している為、変化は少な
い。
期間t2：期間t1の最後に、ノードN2の電圧が低
くなると、ダイオード９がオン状態になる。する
と、ノードN3の電圧はノードN2の電圧により引
下げられるので低くなる。位相反転増幅器１３を
第６図に示す回路にて構成した場合ノードN3の
電圧が低くなると、第６図に示す増幅器１３を構
成するトランジスタのうちVDD側に接続された
トランジスタがより強くオン状態となる。これ
は、ノードN3がノードN2を引上げる方向に働
く。即ち、ノードN3の電圧がクランプされる方
向に働く。
くなると、ダイオード９がオン状態になる。する
と、ノードN3の電圧はノードN2の電圧により引
下げられるので低くなる。位相反転増幅器１３を
第６図に示す回路にて構成した場合ノードN3の
電圧が低くなると、第６図に示す増幅器１３を構
成するトランジスタのうちVDD側に接続された
トランジスタがより強くオン状態となる。これ
は、ノードN3がノードN2を引上げる方向に働
く。即ち、ノードN3の電圧がクランプされる方
向に働く。
期間t3：期間t2の最後に、ノードN3の電圧が前
記直流電圧よりも高くなつてくると、それまでと
は逆に位相反転増幅器１３を構成するトランジス
タのうちGND側に接続されたトランジスタがよ
り強くオン状態となる。この効果はノードN3の
電圧を低くさせる方向に働きノードN3―N2間の
電圧がダイオード９の順方向電圧以下になると、
このダイオード９がオフ状態となる。このとき
も、期間t1と同様位相反転増幅器１３は切離され
た状態となるので、ノードN3は前記直流電圧に
近づいていくが、増幅器１３の高インピーダンス
の為に変化は少ない。
記直流電圧よりも高くなつてくると、それまでと
は逆に位相反転増幅器１３を構成するトランジス
タのうちGND側に接続されたトランジスタがよ
り強くオン状態となる。この効果はノードN3の
電圧を低くさせる方向に働きノードN3―N2間の
電圧がダイオード９の順方向電圧以下になると、
このダイオード９がオフ状態となる。このとき
も、期間t1と同様位相反転増幅器１３は切離され
た状態となるので、ノードN3は前記直流電圧に
近づいていくが、増幅器１３の高インピーダンス
の為に変化は少ない。
期間t4：期間t3の最後で、ノードN2の電圧が高
くなると、ダイオード８がオン状態となる。する
と、ノードN3の電圧はノードN2の電圧により引
上げられるので高くなる。位相反転増幅器１３を
第６図に示す回路にて構成した場合ノードN3の
電圧が高くなると第６図に示す増幅器１３を構成
するトランジスタのうちGND側に接続されたト
ランジスタがより強くオン状態となる。これは、
ノードN3がノードN2を引下げる方向に働く。即
ち、ノードN2の電圧がクランプされることにな
る。
くなると、ダイオード８がオン状態となる。する
と、ノードN3の電圧はノードN2の電圧により引
上げられるので高くなる。位相反転増幅器１３を
第６図に示す回路にて構成した場合ノードN3の
電圧が高くなると第６図に示す増幅器１３を構成
するトランジスタのうちGND側に接続されたト
ランジスタがより強くオン状態となる。これは、
ノードN3がノードN2を引下げる方向に働く。即
ち、ノードN2の電圧がクランプされることにな
る。
以上の説明では位相反転増幅器１３の出力イン
ピーダンスは高いと仮定したが、このときノード
N2の電圧は当然のことながら、クランプされに
くい。そこで、位相反転増幅器１３の出力インピ
ーダンスを低くしていくことを考えると、先づノ
ードN3の電圧の最も高い部分と最も低い部分で
ノードN2の電圧振幅幅を小さくする方向に働く
ことが分る。それ故、ノードN2の振幅が所望の
値になるように出力インピーダンスを設計するこ
とにより適当なクランプを行うことができる。
ピーダンスは高いと仮定したが、このときノード
N2の電圧は当然のことながら、クランプされに
くい。そこで、位相反転増幅器１３の出力インピ
ーダンスを低くしていくことを考えると、先づノ
ードN3の電圧の最も高い部分と最も低い部分で
ノードN2の電圧振幅幅を小さくする方向に働く
ことが分る。それ故、ノードN2の振幅が所望の
値になるように出力インピーダンスを設計するこ
とにより適当なクランプを行うことができる。
第６図は第４図に示す素子１，２，４，８，
９，１３をｎチヤンネルMOS・FETにて構成し
た例、第７図は同じく素子１，２，４，８，９，
１３をＣ―MOSにて構成した例である。第６
図、第７図に示した例はMOS・FETであつた
が、勿論ジヤンクシヨン型FET、バイポーラ素
子であつても良い。第６図に於いて、位相反転増
幅器１，１３はプツシユプル型インバータで構成
されている。抵抗２，４は常時オン状態に設定さ
れたトランジスタで構成されている。ダイオード
８，９はダイオード接続されたトランジスタで構
成されている。
９，１３をｎチヤンネルMOS・FETにて構成し
た例、第７図は同じく素子１，２，４，８，９，
１３をＣ―MOSにて構成した例である。第６
図、第７図に示した例はMOS・FETであつた
が、勿論ジヤンクシヨン型FET、バイポーラ素
子であつても良い。第６図に於いて、位相反転増
幅器１，１３はプツシユプル型インバータで構成
されている。抵抗２，４は常時オン状態に設定さ
れたトランジスタで構成されている。ダイオード
８，９はダイオード接続されたトランジスタで構
成されている。
第７図に於いて、位相反転増幅器１，１３は
夫々２個のMOS・FETよりなるインバータにて
構成されている。
夫々２個のMOS・FETよりなるインバータにて
構成されている。
以上述べた如く本発明に係る水晶発振器は、水
晶発振出力の振幅を小さくすることにより不要輻
射を抑えることが出来、且つIC化が容易であ
り、更にICの端子を減少させることが出来る。
晶発振出力の振幅を小さくすることにより不要輻
射を抑えることが出来、且つIC化が容易であ
り、更にICの端子を減少させることが出来る。
第１図は従来の水晶発振回路図、第２図は他の
従来例を示す図、第３図は本発明に係る水晶発振
回路図、第４図は本発明の他の実施例を示す図、
第５図はその動作波形図、第６図第７図は本発明
に係る水晶発振回路をMOS・FETにて構成した
場合の回路図である。 １は位相反転増幅器、３は水晶振動子、８，９
はクランプ用ダイオード、１１，１２は電位発生
回路を構成する抵抗、１３は同じく電位発生回路
を構成する位相反転増幅器。
従来例を示す図、第３図は本発明に係る水晶発振
回路図、第４図は本発明の他の実施例を示す図、
第５図はその動作波形図、第６図第７図は本発明
に係る水晶発振回路をMOS・FETにて構成した
場合の回路図である。 １は位相反転増幅器、３は水晶振動子、８，９
はクランプ用ダイオード、１１，１２は電位発生
回路を構成する抵抗、１３は同じく電位発生回路
を構成する位相反転増幅器。
Claims (1)
- 【特許請求の範囲】 １ 増幅器の入出力端間に水晶振動子を接続する
ことにより構成された水晶発振器と、前記増幅器
の直流動作電圧と略同一の出力電圧を発生する電
位発生回路と、前記水晶発振器の出力端と前記電
位発生回路の出力端の間に接続されたクランプ回
路とよりなり、前記電位発生回路が電源と接地間
に直列接続された抵抗性負荷より構成され、その
抵抗接続点を前記電位発生回路の出力端としたこ
とを特徴とする水晶発振器。 ２ 増幅器の入出力端間に水晶振動子を接続する
ことにより構成された水晶発振器と、前記増幅器
の直流動作電圧と略同一の出力電圧を発生する電
位発生回路と、前記水晶発振器の出力端と前記電
位発生回路の出力端の間に接続されたクランプ回
路とよりなり、前記電位発生回路が入力端と出力
端が直接若しくは抵抗性負荷を介して接続された
位相反転増幅器より構成され、この位相反転増幅
器の出力端を前記電位発生回路の出力端としたこ
とを特徴とする水晶発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13809778A JPS5564406A (en) | 1978-11-07 | 1978-11-07 | Crystal oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13809778A JPS5564406A (en) | 1978-11-07 | 1978-11-07 | Crystal oscillation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5564406A JPS5564406A (en) | 1980-05-15 |
| JPS6125241B2 true JPS6125241B2 (ja) | 1986-06-14 |
Family
ID=15213871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13809778A Granted JPS5564406A (en) | 1978-11-07 | 1978-11-07 | Crystal oscillation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5564406A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114606A (ja) * | 1981-12-28 | 1983-07-08 | Fujitsu Ltd | 発振回路 |
| US5399996A (en) * | 1993-08-16 | 1995-03-21 | At&T Global Information Solutions Company | Circuit and method for minimizing electromagnetic emissions |
| JP5102584B2 (ja) * | 2007-11-13 | 2012-12-19 | 日本電波工業株式会社 | 水晶発振器 |
| WO2009113657A1 (ja) * | 2008-03-13 | 2009-09-17 | 旭化成エレクトロニクス株式会社 | 発振器 |
-
1978
- 1978-11-07 JP JP13809778A patent/JPS5564406A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5564406A (en) | 1980-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4188562B2 (ja) | 自己バイアス負荷を持つ可変遅延セル | |
| US5469116A (en) | Clock generator circuit with low current frequency divider | |
| US10727822B2 (en) | Comparator and relaxation oscillator | |
| US5652549A (en) | Integrated circuit ring oscillator having line driver with double line feedback | |
| US3725822A (en) | Phase shift oscillators using insulated-gate field-effect transistors | |
| JPH02262714A (ja) | デューティ制御回路装置 | |
| EP1284046B1 (en) | Oscillator circuit | |
| JP3625918B2 (ja) | 電圧発生回路 | |
| JPS6259924B2 (ja) | ||
| JP3270880B2 (ja) | 水晶発振回路 | |
| US5515012A (en) | Very low noise, wide frequency range phase lock loop | |
| US6369622B1 (en) | Clock doubler circuit with RC-CR phase shifter network | |
| US6194973B1 (en) | Oscillator with automatic gain control | |
| US4383224A (en) | NMOS Crystal oscillator | |
| US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
| JPS6125241B2 (ja) | ||
| US7928810B2 (en) | Oscillator arrangement and method for operating an oscillating crystal | |
| US4853655A (en) | High frequency CMOS oscillator | |
| JPS6226606B2 (ja) | ||
| JPH08162911A (ja) | 電圧制御発振器 | |
| US5220291A (en) | Complementary transistor oscillator | |
| JPS6047766B2 (ja) | 水晶発振回路 | |
| GB2136651A (en) | Improvements in or relating to oscillators | |
| JPH03283905A (ja) | 圧電発振器 | |
| US6717483B2 (en) | Low cost voltage controlled crystal oscillator (VCXO) |