JPH07154146A - 発振用集積回路および発振回路 - Google Patents
発振用集積回路および発振回路Info
- Publication number
- JPH07154146A JPH07154146A JP30014693A JP30014693A JPH07154146A JP H07154146 A JPH07154146 A JP H07154146A JP 30014693 A JP30014693 A JP 30014693A JP 30014693 A JP30014693 A JP 30014693A JP H07154146 A JPH07154146 A JP H07154146A
- Authority
- JP
- Japan
- Prior art keywords
- output
- inverter
- cmos inverter
- oscillation
- clocked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 出力パルスのデューティを変更可能な発振用
集積回路および発振回路を提供すること。 【構成】 ＣＭＯＳインバータ１の入力端子ＩＮおよび
出力端子ＯＵＴに負荷容量２を接続し、ＣＭＯＳインバ
ータ１に並列に帰還抵抗４および水晶振動子３を接続し
て発振させ、この発振出力を受ける発振バッファ用のＣ
ＭＯＳインバータ５によりこれを増幅して、異なる反転
電位のクロックドインバータ６、７に出力する。選択端
子ＶＣの状態を設定することにより、クロックドインバ
ータ６、７を選択的に作動させ、ＣＭＯＳインバータ５
の出力信号のデューティを変更することにより、出力バ
ッファ用のＣＭＯＳインバータ８を介して異なるデュー
ティの信号を選択的に出力する。
集積回路および発振回路を提供すること。 【構成】 ＣＭＯＳインバータ１の入力端子ＩＮおよび
出力端子ＯＵＴに負荷容量２を接続し、ＣＭＯＳインバ
ータ１に並列に帰還抵抗４および水晶振動子３を接続し
て発振させ、この発振出力を受ける発振バッファ用のＣ
ＭＯＳインバータ５によりこれを増幅して、異なる反転
電位のクロックドインバータ６、７に出力する。選択端
子ＶＣの状態を設定することにより、クロックドインバ
ータ６、７を選択的に作動させ、ＣＭＯＳインバータ５
の出力信号のデューティを変更することにより、出力バ
ッファ用のＣＭＯＳインバータ８を介して異なるデュー
ティの信号を選択的に出力する。
Description
【０００１】
【産業上の利用分野】本発明は発振用集積回路および発
振回路に関するものである。
振回路に関するものである。
【０００２】
【従来の技術】現在、時計などで、基準クロック発生源
として用いられる発振回路は、図３に示すように、ＣＭ
ＯＳインバータ３１と、このＣＭＯＳインバータ３１に
並列に接続された帰還抵抗３２および圧電振動子、例え
ば、水晶振動子３３と、ＣＭＯＳインバータ３１の入力
端子ｉｎと出力端子ｏｕｔのそれぞれに接続された負荷
容量３４と、ＣＭＯＳインバータ３１の出力を受ける発
振バッファ用のインバータ３５と、インバータ３５の出
力を受けるデューティー調節用のインバータ３６と、イ
ンバータ３６の出力を受け出力端子ＯＵＴ１に出力させ
る出力バッファ用インバータ３７とからなる。このよう
な発振回路の出力するパルスのデューティーは、デュー
ティ調節用のインバータ３６のＰチャネル型ＭＯＳトラ
ンジスタとＮチャネル型ＭＯＳトランジスタの増幅能力
の比率により予め定められていた。
として用いられる発振回路は、図３に示すように、ＣＭ
ＯＳインバータ３１と、このＣＭＯＳインバータ３１に
並列に接続された帰還抵抗３２および圧電振動子、例え
ば、水晶振動子３３と、ＣＭＯＳインバータ３１の入力
端子ｉｎと出力端子ｏｕｔのそれぞれに接続された負荷
容量３４と、ＣＭＯＳインバータ３１の出力を受ける発
振バッファ用のインバータ３５と、インバータ３５の出
力を受けるデューティー調節用のインバータ３６と、イ
ンバータ３６の出力を受け出力端子ＯＵＴ１に出力させ
る出力バッファ用インバータ３７とからなる。このよう
な発振回路の出力するパルスのデューティーは、デュー
ティ調節用のインバータ３６のＰチャネル型ＭＯＳトラ
ンジスタとＮチャネル型ＭＯＳトランジスタの増幅能力
の比率により予め定められていた。
【０００３】
【発明が解決しようとする課題】従来の発振回路では、
デューティは、デューティ調節用のインバータ３６によ
り、出力パルスのデューティが予め設定されており、デ
ューティの変更が難しく、特に、圧電素子を除く上記構
成が１チップ上に形成された発振用集積回路では、１つ
のＩＣでは１種類のデューティの出力パルスしか得られ
なかった。
デューティは、デューティ調節用のインバータ３６によ
り、出力パルスのデューティが予め設定されており、デ
ューティの変更が難しく、特に、圧電素子を除く上記構
成が１チップ上に形成された発振用集積回路では、１つ
のＩＣでは１種類のデューティの出力パルスしか得られ
なかった。
【０００４】そこで本発明の目的は、出力パルスのデュ
ーティを変更可能な発振用集積回路および発振回路を提
供することにある。
ーティを変更可能な発振用集積回路および発振回路を提
供することにある。
【０００５】
【課題を解決するための手段】ＣＭＯＳインバータと、
このＣＭＯＳインバータに並列に接続された帰還抵抗と
を具備し、上記ＣＭＯＳインバータの入力端子と出力端
子のそれぞれに負荷容量を接続するとともに、上記ＣＭ
ＯＳインバータの入出力端子間に圧電振動子を外付けさ
れる発振用集積回路において、上記ＣＭＯＳインバータ
の出力を受けるそれぞれ反転電位の異なる複数のクロッ
クドインバータと、上記複数のクロックドインバータの
内より特定のクロックドインバータを選択して作動させ
る選択回路と、上記選択回路によって選択されたクロッ
クドインバータからの出力を受けて所望のデューティの
出力信号を出力する出力回路とを設ける。
このＣＭＯＳインバータに並列に接続された帰還抵抗と
を具備し、上記ＣＭＯＳインバータの入力端子と出力端
子のそれぞれに負荷容量を接続するとともに、上記ＣＭ
ＯＳインバータの入出力端子間に圧電振動子を外付けさ
れる発振用集積回路において、上記ＣＭＯＳインバータ
の出力を受けるそれぞれ反転電位の異なる複数のクロッ
クドインバータと、上記複数のクロックドインバータの
内より特定のクロックドインバータを選択して作動させ
る選択回路と、上記選択回路によって選択されたクロッ
クドインバータからの出力を受けて所望のデューティの
出力信号を出力する出力回路とを設ける。
【０００６】ＣＭＯＳインバータと、このＣＭＯＳイン
バータに並列に接続された帰還抵抗とを具備し、上記Ｃ
ＭＯＳインバータの入力端子と出力端子のそれぞれに負
荷容量を接続するとともに、上記ＣＭＯＳインバータの
入出力端子間に圧電振動子を接続してなる発振回路にお
いて、上記ＣＭＯＳインバータの出力を受けるそれぞれ
反転電位の異なる複数のクロックドインバータと、上記
複数のクロックドインバータの内より特定のクロックド
インバータを選択して作動させる選択回路と、上記選択
回路によって選択されたクロックドインバータからの出
力を受けて所望のデューティの出力信号を出力する出力
回路とを設ける。
バータに並列に接続された帰還抵抗とを具備し、上記Ｃ
ＭＯＳインバータの入力端子と出力端子のそれぞれに負
荷容量を接続するとともに、上記ＣＭＯＳインバータの
入出力端子間に圧電振動子を接続してなる発振回路にお
いて、上記ＣＭＯＳインバータの出力を受けるそれぞれ
反転電位の異なる複数のクロックドインバータと、上記
複数のクロックドインバータの内より特定のクロックド
インバータを選択して作動させる選択回路と、上記選択
回路によって選択されたクロックドインバータからの出
力を受けて所望のデューティの出力信号を出力する出力
回路とを設ける。
【０００７】以上により上記目的を達成する。
【０００８】
【実施例】次に本発明の一実施例の発振用集積回路を説
明する。図１は本例の構成を示す電気回路図であり、同
図ａにおいて１はＣＭＯＳインバータである。２は、Ｃ
ＭＯＳインバータ１の入力端子ＩＮと出力端子ＯＵＴの
それぞれに接続された負荷容量である。この負荷容量２
は例えば、ＭＯＳトランジスタのゲート容量を用いる。
３は圧電振動子としての水晶振動子であり、ＣＭＯＳイ
ンバータ１の入力端子ＩＮと出力端子ＯＵＴとの間に両
端を接続するように外付けされる。圧電素子としては水
晶振動子を用いる他、例えば、ＰＺＴ系、ＰｂＴｉＯ3
系等のセラミック振動子を用いてもよい。４は帰還抵抗
であり、入力端子ＩＮと出力端子ＯＵＴとの間に接続さ
れる。５は発振バッファ用のＣＭＯＳインバータであ
り、ＣＭＯＳインバータ１の出力を受ける。６、７はそ
れぞれ互いに反転電位が異なるクロックドインバータで
あり、ともにＣＭＯＳインバータ５の出力を受ける。ま
た、ここでクロックドインバータ６、７はＣＭＯＳ構成
としてあり、クロックドインバータ６の具体的構成は図
１ｂに示すように、Ｎチャネル型ＭＯＳトランジスタ６
ｎｉとＰチャネル型ＭＯＳトランジスタ６ｐｉとの成す
インバータ６ＩＮと、Ｎチャネル型ＭＯＳトランジスタ
６ｎｉのソースと電源間に設けられたスイッチング用の
Ｎチャネル型ＭＯＳトランジスタ６ｎｓと、Ｐチャネル
型ＭＯＳトランジスタ６ｐｉのソースと電源間に設けら
れたスイッチング用のＰチャネル型ＭＯＳトランジスタ
６ｐｓとからなり、クロックドインバータ７も同様の構
成をとる。 また、図１ａにおいて、ＶＣは選択端子で
あり、クロックドインバータ６のスイッチング用のＮチ
ャネル型ＭＯＳトランジスタのゲート端子６Ｎ、クロッ
クドインバータ７のスイッチング用のＰチャネル型ＭＯ
Ｓトランジスタのゲート端子７Ｐに接続されている。Ｉ
Ｖは選択端子ＶＣの状態を反転させるインバータであ
り、クロックドインバータ６のスイッチング用のＰチャ
ネル型ＭＯＳトランジスタのゲート端子６Ｐ、クロック
ドインバータ７のスイッチング用のＮチャネル型ＭＯＳ
トランジスタのゲート端子７Ｎに接続されている。これ
ら選択端子ＶＣおよびインバータＩＶ２より選択回路を
構成し、選択端子ＶＣの状態“Ｈ”、“Ｌ”によりクロ
ックドインバータ６、７を選択的に作動させる。８は出
力バッファ用のＣＭＯＳインバータであり、クロックド
インバータ６、７いずれかの出力を受け、それぞれに応
じたデューティの出力信号を出力端子ＯＵＴ０から外部
に出力する。ＣＭＯＳインバータ８により出力回路を構
成する。
明する。図１は本例の構成を示す電気回路図であり、同
図ａにおいて１はＣＭＯＳインバータである。２は、Ｃ
ＭＯＳインバータ１の入力端子ＩＮと出力端子ＯＵＴの
それぞれに接続された負荷容量である。この負荷容量２
は例えば、ＭＯＳトランジスタのゲート容量を用いる。
３は圧電振動子としての水晶振動子であり、ＣＭＯＳイ
ンバータ１の入力端子ＩＮと出力端子ＯＵＴとの間に両
端を接続するように外付けされる。圧電素子としては水
晶振動子を用いる他、例えば、ＰＺＴ系、ＰｂＴｉＯ3
系等のセラミック振動子を用いてもよい。４は帰還抵抗
であり、入力端子ＩＮと出力端子ＯＵＴとの間に接続さ
れる。５は発振バッファ用のＣＭＯＳインバータであ
り、ＣＭＯＳインバータ１の出力を受ける。６、７はそ
れぞれ互いに反転電位が異なるクロックドインバータで
あり、ともにＣＭＯＳインバータ５の出力を受ける。ま
た、ここでクロックドインバータ６、７はＣＭＯＳ構成
としてあり、クロックドインバータ６の具体的構成は図
１ｂに示すように、Ｎチャネル型ＭＯＳトランジスタ６
ｎｉとＰチャネル型ＭＯＳトランジスタ６ｐｉとの成す
インバータ６ＩＮと、Ｎチャネル型ＭＯＳトランジスタ
６ｎｉのソースと電源間に設けられたスイッチング用の
Ｎチャネル型ＭＯＳトランジスタ６ｎｓと、Ｐチャネル
型ＭＯＳトランジスタ６ｐｉのソースと電源間に設けら
れたスイッチング用のＰチャネル型ＭＯＳトランジスタ
６ｐｓとからなり、クロックドインバータ７も同様の構
成をとる。 また、図１ａにおいて、ＶＣは選択端子で
あり、クロックドインバータ６のスイッチング用のＮチ
ャネル型ＭＯＳトランジスタのゲート端子６Ｎ、クロッ
クドインバータ７のスイッチング用のＰチャネル型ＭＯ
Ｓトランジスタのゲート端子７Ｐに接続されている。Ｉ
Ｖは選択端子ＶＣの状態を反転させるインバータであ
り、クロックドインバータ６のスイッチング用のＰチャ
ネル型ＭＯＳトランジスタのゲート端子６Ｐ、クロック
ドインバータ７のスイッチング用のＮチャネル型ＭＯＳ
トランジスタのゲート端子７Ｎに接続されている。これ
ら選択端子ＶＣおよびインバータＩＶ２より選択回路を
構成し、選択端子ＶＣの状態“Ｈ”、“Ｌ”によりクロ
ックドインバータ６、７を選択的に作動させる。８は出
力バッファ用のＣＭＯＳインバータであり、クロックド
インバータ６、７いずれかの出力を受け、それぞれに応
じたデューティの出力信号を出力端子ＯＵＴ０から外部
に出力する。ＣＭＯＳインバータ８により出力回路を構
成する。
【０００９】次に本例の動作について図１の電気回路図
と図２に示す波形図とを参照しながら説明する。まず、
選択端子ＶＣを“Ｈ”とすると、クロックドインバータ
６が動作し、クロックドインバータ７が休止状態にされ
る。水晶振動子３が発振を開始すると、ＣＭＯＳインバ
ータ１の出力は発振バッファ用のＣＭＯＳインバータ５
により増幅され、ＣＭＯＳインバータ５は図２に示す正
弦波電圧信号ｆ0 を出力する。クロックドインバータ６
には、ＣＭＯＳインバータ５からの正弦波電圧信号ｆ0
が入来する。ここで、クロックドインバータ６は、イン
バータ６ＩＮを成すＰチャネル型ＭＯＳトランジスタ６
ｐｉおよびＮチャネル型ＭＯＳトランジスタ６ｎｉのオ
ン抵抗をそれぞれ設定することにより、図２ａのクロッ
クドインバータ６の入力電圧（ＶIN）−出力電圧（ＶOU
T ）特性図に示すように、クロックドインバータ６の反
転電位Ｖth1 はＣＭＯＳインバータ５の反転電位Ｖth0
と等しい値に設定してある。クロックドインバータ６に
正弦波の電圧信号ｆ0 が入来すると、クロックドインバ
ータ６からは図２ｃに示すようなデューティの出力信号
ｆ1 が出力される。この出力信号ｆ1 はＣＭＯＳインバ
ータ８により波形整形されて出力端子ｏｕｔより外部に
出力される。ここで、ＣＭＯＳインバータ８の反転電位
もＶth0 に設定されており、入来する信号をそのままの
デューティで出力する。これにより、出力端子ＯＵＴ０
からはクロックドインバータ６により定められたデュー
ティの信号が出力される。
と図２に示す波形図とを参照しながら説明する。まず、
選択端子ＶＣを“Ｈ”とすると、クロックドインバータ
６が動作し、クロックドインバータ７が休止状態にされ
る。水晶振動子３が発振を開始すると、ＣＭＯＳインバ
ータ１の出力は発振バッファ用のＣＭＯＳインバータ５
により増幅され、ＣＭＯＳインバータ５は図２に示す正
弦波電圧信号ｆ0 を出力する。クロックドインバータ６
には、ＣＭＯＳインバータ５からの正弦波電圧信号ｆ0
が入来する。ここで、クロックドインバータ６は、イン
バータ６ＩＮを成すＰチャネル型ＭＯＳトランジスタ６
ｐｉおよびＮチャネル型ＭＯＳトランジスタ６ｎｉのオ
ン抵抗をそれぞれ設定することにより、図２ａのクロッ
クドインバータ６の入力電圧（ＶIN）−出力電圧（ＶOU
T ）特性図に示すように、クロックドインバータ６の反
転電位Ｖth1 はＣＭＯＳインバータ５の反転電位Ｖth0
と等しい値に設定してある。クロックドインバータ６に
正弦波の電圧信号ｆ0 が入来すると、クロックドインバ
ータ６からは図２ｃに示すようなデューティの出力信号
ｆ1 が出力される。この出力信号ｆ1 はＣＭＯＳインバ
ータ８により波形整形されて出力端子ｏｕｔより外部に
出力される。ここで、ＣＭＯＳインバータ８の反転電位
もＶth0 に設定されており、入来する信号をそのままの
デューティで出力する。これにより、出力端子ＯＵＴ０
からはクロックドインバータ６により定められたデュー
ティの信号が出力される。
【００１０】次に、選択端子ＶＣを“Ｌ”とすると、ク
ロックドインバータ７が動作し、クロックドインバータ
６が休止状態にされる。クロックドインバータ７には、
ＣＭＯＳインバータ５からの正弦波電圧信号ｆ0 が入来
する。ここで、クロックドインバータ７は、インバータ
として動作する図示されていないＰチャネル型ＭＯＳト
ランジスタおよびＮチャネル型ＭＯＳトランジスタのオ
ン抵抗をそれぞれ設定することにより、図２ｄのクロッ
クドインバータ７の入力電圧（ＶIN）−出力電圧（ＶOU
T ）特性図に示すように、クロックドインバータ７の反
転電位Ｖth2 はＣＭＯＳインバータ５の反転電位Ｖth0
と異なる値に設定してある。クロックドインバータ７に
正弦波電圧信号ｆ0 が入来すると、クロックドインバー
タ６からは図２ｆに示すのデューティの異なる出力信号
ｆ2 が出力される。出力端子ＯＵＴ０からはクロックド
インバータ７により定められたデューティの信号が出力
される。
ロックドインバータ７が動作し、クロックドインバータ
６が休止状態にされる。クロックドインバータ７には、
ＣＭＯＳインバータ５からの正弦波電圧信号ｆ0 が入来
する。ここで、クロックドインバータ７は、インバータ
として動作する図示されていないＰチャネル型ＭＯＳト
ランジスタおよびＮチャネル型ＭＯＳトランジスタのオ
ン抵抗をそれぞれ設定することにより、図２ｄのクロッ
クドインバータ７の入力電圧（ＶIN）−出力電圧（ＶOU
T ）特性図に示すように、クロックドインバータ７の反
転電位Ｖth2 はＣＭＯＳインバータ５の反転電位Ｖth0
と異なる値に設定してある。クロックドインバータ７に
正弦波電圧信号ｆ0 が入来すると、クロックドインバー
タ６からは図２ｆに示すのデューティの異なる出力信号
ｆ2 が出力される。出力端子ＯＵＴ０からはクロックド
インバータ７により定められたデューティの信号が出力
される。
【００１１】以上のように本例は、選択端子ＶＣの状態
を設定することにより、発振バッファ用のＣＭＯＳイン
バータ５からの出力を受ける異なる反転電位のクロック
ドインバータ６、７を選択的に作動させ、異なるデュー
ティの信号を選択的に出力することが可能となる。
を設定することにより、発振バッファ用のＣＭＯＳイン
バータ５からの出力を受ける異なる反転電位のクロック
ドインバータ６、７を選択的に作動させ、異なるデュー
ティの信号を選択的に出力することが可能となる。
【００１２】上記一実施例では、水晶振動子を除いて、
１チップ上に回路構成を集積化した発振用集積回路を示
したがこれに限らず、帰還抵抗、負荷容量を外付けして
用いる発振用集積回路でもよい。
１チップ上に回路構成を集積化した発振用集積回路を示
したがこれに限らず、帰還抵抗、負荷容量を外付けして
用いる発振用集積回路でもよい。
【００１３】また、上記一実施例では、発振バッファ用
のＣＭＯＳインバータ５からの出力を受ける異なる反転
電位のクロックドインバータ２個設けたが、これに限ら
ず３個以上の異なる反転電位のクロックドインバータを
設け、これらを選択的に作動させ、３種類以上の異なる
デューティの信号を選択的に出力することとしてもよ
い。
のＣＭＯＳインバータ５からの出力を受ける異なる反転
電位のクロックドインバータ２個設けたが、これに限ら
ず３個以上の異なる反転電位のクロックドインバータを
設け、これらを選択的に作動させ、３種類以上の異なる
デューティの信号を選択的に出力することとしてもよ
い。
【００１４】
【発明の効果】本発明によれば、出力パルスのデューテ
ィを変更可能な発振用集積回路および発振回路を提供す
ることが可能となる。
ィを変更可能な発振用集積回路および発振回路を提供す
ることが可能となる。
【図１】本発明の一実施例の構成を示す電気回路図。
【図２】図１の動作説明のための波形図。
【図３】従来の発振回路の構成を示す電気回路図。
１ ＣＭＯＳインバータ ２ 負荷容量 ３ 水晶振動子 ４ 帰還抵抗 ６、７ クロックドインバータ ＩＶ インバータ（選択回路） ＶＣ 選択端子（選択回路） ８ ＣＭＯＳインバータ（出力回路）
Claims (2)
- 【請求項１】 ＣＭＯＳインバータと、このＣＭＯＳイ
ンバータに並列に接続された帰還抵抗とを具備し、上記
ＣＭＯＳインバータの入力端子と出力端子のそれぞれに
負荷容量を接続するとともに、上記ＣＭＯＳインバータ
の入出力端子間に圧電振動子を外付けされる発振用集積
回路において、 上記ＣＭＯＳインバータの出力を受けるそれぞれ反転電
位の異なる複数のクロックドインバータと、 上記複数のクロックドインバータの内より特定のクロッ
クドインバータを選択して作動させる選択回路と、 上記選択回路によって選択されたクロックドインバータ
からの出力を受けて所望のデューティの出力信号を出力
する出力回路とを設けたことを特徴とする発振用集積回
路。 - 【請求項２】 ＣＭＯＳインバータと、このＣＭＯＳイ
ンバータに並列に接続された帰還抵抗とを具備し、上記
ＣＭＯＳインバータの入力端子と出力端子のそれぞれに
負荷容量を接続するとともに、上記ＣＭＯＳインバータ
の入出力端子間に圧電振動子を接続してなる発振回路に
おいて、 上記ＣＭＯＳインバータの出力を受けるそれぞれ反転電
位の異なる複数のクロックドインバータと、 上記複数のクロックドインバータの内より特定のクロッ
クドインバータを選択して作動させる選択回路と、 上記選択回路によって選択されたクロックドインバータ
からの出力を受けて所望のデューティの出力信号を出力
する出力回路とを設けたことを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30014693A JPH07154146A (ja) | 1993-11-30 | 1993-11-30 | 発振用集積回路および発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30014693A JPH07154146A (ja) | 1993-11-30 | 1993-11-30 | 発振用集積回路および発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07154146A true JPH07154146A (ja) | 1995-06-16 |
Family
ID=17881300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30014693A Pending JPH07154146A (ja) | 1993-11-30 | 1993-11-30 | 発振用集積回路および発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07154146A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003533115A (ja) * | 2000-05-12 | 2003-11-05 | モトローラ・インコーポレイテッド | 発振器回路 |
| US6927641B2 (en) | 2001-11-02 | 2005-08-09 | Seiko Epson Corporation | Oscillator and electronic device using the same |
| JP2009290379A (ja) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | 発振器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04335714A (ja) * | 1991-05-13 | 1992-11-24 | Seiko Epson Corp | デューティー調整可能な発振回路 |
-
1993
- 1993-11-30 JP JP30014693A patent/JPH07154146A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04335714A (ja) * | 1991-05-13 | 1992-11-24 | Seiko Epson Corp | デューティー調整可能な発振回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003533115A (ja) * | 2000-05-12 | 2003-11-05 | モトローラ・インコーポレイテッド | 発振器回路 |
| US6927641B2 (en) | 2001-11-02 | 2005-08-09 | Seiko Epson Corporation | Oscillator and electronic device using the same |
| JP2009290379A (ja) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | 発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| KR960020005A (ko) | 클럭발생회로 | |
| US6369622B1 (en) | Clock doubler circuit with RC-CR phase shifter network | |
| US6611177B2 (en) | Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise | |
| WO2010084838A1 (ja) | 発振回路 | |
| JPH07154146A (ja) | 発振用集積回路および発振回路 | |
| JP3308393B2 (ja) | 電圧制御発振器 | |
| JPH1098356A (ja) | 電圧制御発振器 | |
| JPH07202646A (ja) | 電圧制御発振回路 | |
| JP2590617B2 (ja) | 電圧制御圧電発振器 | |
| JPH01128621A (ja) | チャージポンプ回路 | |
| JPS63185108A (ja) | 高周波発振回路 | |
| JP2969419B2 (ja) | 発振用集積回路および発振回路 | |
| JPH01123517A (ja) | シュミットトリガ回路 | |
| JP2003023323A (ja) | Ｍｏｓｆｅｔの抵抗制御回路およびそれを用いた時定数制御回路 | |
| JPH0279603A (ja) | 発振回路 | |
| JPH06140884A (ja) | Ｃｍｏｓ型半導体ｃｒ発振回路 | |
| JPH0426221A (ja) | 発振回路 | |
| JPH07273548A (ja) | 発振装置 | |
| JPH11284437A (ja) | 発振回路 | |
| JPH01106505A (ja) | 発振回路 | |
| WO1997025772A1 (en) | Single pin oscillator circuit | |
| JPS6230524B2 (ja) | ||
| JPS6382108A (ja) | 発振回路用半導体集積回路 | |
| JPH01319308A (ja) | 容量調整回路 |