JPS634701A - 発振回路用集積回路 - Google Patents
発振回路用集積回路Info
- Publication number
- JPS634701A JPS634701A JP14684486A JP14684486A JPS634701A JP S634701 A JPS634701 A JP S634701A JP 14684486 A JP14684486 A JP 14684486A JP 14684486 A JP14684486 A JP 14684486A JP S634701 A JPS634701 A JP S634701A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- state
- inverters
- circuit
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 57
- 239000013078 crystal Substances 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明 −−
〔概 要〕
CR発振回路又は水晶発振回路を選択的に構成すること
ができる発振回路用集積回路において、最終段インバー
タを一方が3ステートインバータからなる互に並列接続
した2つのインバータにより構成すると共に該最終段イ
ンバータの前段のインバータを3ステートインバータに
より構成し、該最終段インバータをCR発振回路と水晶
発振回路の両方に共用し、かつ水晶発振回路の構成時に
前記2つの3ステートインバータを高インピーダンス状
態にするようにすることにより、端子数を1本減少して
集積回路の小型化、コストダウンを図ることができると
共にCR発振回路及び水晶発振回路を構成するのに最適
なインバータ特性が選択できるようになっている。
ができる発振回路用集積回路において、最終段インバー
タを一方が3ステートインバータからなる互に並列接続
した2つのインバータにより構成すると共に該最終段イ
ンバータの前段のインバータを3ステートインバータに
より構成し、該最終段インバータをCR発振回路と水晶
発振回路の両方に共用し、かつ水晶発振回路の構成時に
前記2つの3ステートインバータを高インピーダンス状
態にするようにすることにより、端子数を1本減少して
集積回路の小型化、コストダウンを図ることができると
共にCR発振回路及び水晶発振回路を構成するのに最適
なインバータ特性が選択できるようになっている。
本発明は、CR発振回路又は水晶発振回路を選択的に構
成することのできる発振回路用集積回路に関するもので
ある。
成することのできる発振回路用集積回路に関するもので
ある。
〔従来技術及び発明が解決しようとする問題点〕従来、
この種の回路として、第4図に示すものがあった。図に
おいて、集積回路は縦続接続した3つのインバータIt
、Ig及びI3と、4つの端子CO,CI、C2及びC
3とを有し、端子COはインバータ■1の入力に、端子
CI、C2及びC3はインバータ1.、I2及びI、の
出力にそれぞれ接続されているa該端子CI、C2及び
C3から取り出される信号は端子COに対してそれぞれ
反転信号、同相信号及び反転信号となっている。
この種の回路として、第4図に示すものがあった。図に
おいて、集積回路は縦続接続した3つのインバータIt
、Ig及びI3と、4つの端子CO,CI、C2及びC
3とを有し、端子COはインバータ■1の入力に、端子
CI、C2及びC3はインバータ1.、I2及びI、の
出力にそれぞれ接続されているa該端子CI、C2及び
C3から取り出される信号は端子COに対してそれぞれ
反転信号、同相信号及び反転信号となっている。
上述した構成の集積回路において、第5図に示すように
端子COと02間にコンデンサCを、端子COと03間
に抵抗Rをそれぞれ接続することによりCR発振回路が
形成される。このCR発振回路は発振安定形の非安定マ
ルチバイブレークとして動作する。
端子COと02間にコンデンサCを、端子COと03間
に抵抗Rをそれぞれ接続することによりCR発振回路が
形成される。このCR発振回路は発振安定形の非安定マ
ルチバイブレークとして動作する。
第5図のCR発振回路の動作を端子CO,CI。
C2及びC3の電圧波形をそれぞれ示す第6図(a)〜
(d)を参照して説明する。いま、端子c2が“H”、
端子C3が“L”のレベルになったとすると、インバー
タ■2の出力からコンデンサC1抵抗R及び端子C3を
通じてインバータI3の出力に至る電流経路が形成され
、コンデンサCの電荷が放電される。そして、“H”レ
ヘルであった端子COの電位がインバータ■、の回路の
闇値電圧よりも低くなると、瞬時に端子CIは“H”、
端子C2は“L”、端子C3はH”のレベルにそれぞれ
なり、今度はインバータ■、の出力から端子C3、抵抗
R、コンデンサC及び端子2を通じてインバータ■2の
出力に至る電流経路が形成され、コンデンサCに電荷が
充電される。
(d)を参照して説明する。いま、端子c2が“H”、
端子C3が“L”のレベルになったとすると、インバー
タ■2の出力からコンデンサC1抵抗R及び端子C3を
通じてインバータI3の出力に至る電流経路が形成され
、コンデンサCの電荷が放電される。そして、“H”レ
ヘルであった端子COの電位がインバータ■、の回路の
闇値電圧よりも低くなると、瞬時に端子CIは“H”、
端子C2は“L”、端子C3はH”のレベルにそれぞれ
なり、今度はインバータ■、の出力から端子C3、抵抗
R、コンデンサC及び端子2を通じてインバータ■2の
出力に至る電流経路が形成され、コンデンサCに電荷が
充電される。
端子COの電位がインバータ11の回路の闇値を越える
と、インバータ■1が反転し、端子C1はL”、端子C
2はH’、端子C3はL″のレベルにそれぞれなり最初
の状態に戻り、以後上述の動作を繰返す。
と、インバータ■1が反転し、端子C1はL”、端子C
2はH’、端子C3はL″のレベルにそれぞれなり最初
の状態に戻り、以後上述の動作を繰返す。
一方、第7図に示すように端子CO、C1間に水晶振動
子Xを接続することにより水晶発振回路が形成される。
子Xを接続することにより水晶発振回路が形成される。
水晶振動子Xはインバータ11によって交流的に電圧印
加されて所定周波数で発振する。
加されて所定周波数で発振する。
ところで、集積回路は、半導体ウェハに多数の回路素子
を形成した後回路素子間を相互接続する配線を例えばア
ルミ蒸着などにより行い、その後ウェハを切断してIC
チップに分割し、続いてこのICチ、7ブをマウントし
て上記配線時に同時に形成されたポンディングパッドと
リードフレームの対応するリードとをポンディングによ
り電気接続し、その後例えば樹脂モールドにより封止し
てからリードフレームの不用部分を切断することにより
例えばデュアルラインパッケージ形に作られる。
を形成した後回路素子間を相互接続する配線を例えばア
ルミ蒸着などにより行い、その後ウェハを切断してIC
チップに分割し、続いてこのICチ、7ブをマウントし
て上記配線時に同時に形成されたポンディングパッドと
リードフレームの対応するリードとをポンディングによ
り電気接続し、その後例えば樹脂モールドにより封止し
てからリードフレームの不用部分を切断することにより
例えばデュアルラインパッケージ形に作られる。
パッケージから出ているリード数すなわち端子数は予め
規定されていて、規定数よりも1本でも端子数がふえる
と1ランク上の端子数を有するパッケージを使用しなけ
ればならなくなり、それ丈パッケージが大型になり、ま
たこれをプリント基板に取付けるためのICソケットも
大型になってコスト高をまねく。
規定されていて、規定数よりも1本でも端子数がふえる
と1ランク上の端子数を有するパッケージを使用しなけ
ればならなくなり、それ丈パッケージが大型になり、ま
たこれをプリント基板に取付けるためのICソケットも
大型になってコスト高をまねく。
従って、回路から引出す端子数は出来るだけ少ない方が
好ましく、また端子数を減らすことによってポンディン
グパッドとリードフレームとの間のボンディング箇所も
少なくなり、ボンディングに要する時間が短縮するなど
の効果が得られる。
好ましく、また端子数を減らすことによってポンディン
グパッドとリードフレームとの間のボンディング箇所も
少なくなり、ボンディングに要する時間が短縮するなど
の効果が得られる。
また、CR発振回路と水晶発振回路ではそれぞれがイン
バータに対して要求する特性が異なり、同一のインバー
タを使用することは各発振回路の特性上好ましくない。
バータに対して要求する特性が異なり、同一のインバー
タを使用することは各発振回路の特性上好ましくない。
本発明は上述した点に鑑み、CR発振回路、水晶発振回
路を選択的に構成することのできる発振回路用集積回路
において、端子数を減少することができると共に各発振
回路に適するインバータ特性をもたせることができる発
振回路用集積回路を提供しようとするものである。
路を選択的に構成することのできる発振回路用集積回路
において、端子数を減少することができると共に各発振
回路に適するインバータ特性をもたせることができる発
振回路用集積回路を提供しようとするものである。
〔問題点を解決するための手段及び作用〕上述した問題
点を解決するために本発明によりなされた発振回路用集
積回路は、最終段インバータを一方が3ステートインバ
ータからなる互に並列接続した2つのインバータにより
構成すると共に該最終段インバータの前段のインバータ
を3ステートインバータにより構成し、該最終段インバ
ータをCRR振回路と水晶発振回路の両方に共用し、か
つ水晶発振回路の構成時に前記2つの3ステートインバ
ータを高インピーダンス状態にするようにしたことを特
徴とする。
点を解決するために本発明によりなされた発振回路用集
積回路は、最終段インバータを一方が3ステートインバ
ータからなる互に並列接続した2つのインバータにより
構成すると共に該最終段インバータの前段のインバータ
を3ステートインバータにより構成し、該最終段インバ
ータをCRR振回路と水晶発振回路の両方に共用し、か
つ水晶発振回路の構成時に前記2つの3ステートインバ
ータを高インピーダンス状態にするようにしたことを特
徴とする。
以上のように、最終段インパークを一方が3ステートイ
ンバータからなる互に並列接続した2つのインバータに
より構成すると共にその前段のインバータを3ステート
インパークにより構成し、該3ステートインバータを高
インピーダンスにすることによって、最終段インバータ
の入出力間に水晶振動子を接続して水晶発振回路を形成
できるようにしているため、CRR振回路と水晶発振回
路を選択的に構成するために電子部品が接続される端子
の数は3本であり、3ステートインバータの制御入力は
集積回路中の他の回路の端子を共用して制御することが
可能であるため、集積回路の総端子数を1本減らすこと
が可能になると共に、CRR振回路及び水晶発振回路の
各々に好ましいインバータ特性を簡単に設定することが
できる。
ンバータからなる互に並列接続した2つのインバータに
より構成すると共にその前段のインバータを3ステート
インパークにより構成し、該3ステートインバータを高
インピーダンスにすることによって、最終段インバータ
の入出力間に水晶振動子を接続して水晶発振回路を形成
できるようにしているため、CRR振回路と水晶発振回
路を選択的に構成するために電子部品が接続される端子
の数は3本であり、3ステートインバータの制御入力は
集積回路中の他の回路の端子を共用して制御することが
可能であるため、集積回路の総端子数を1本減らすこと
が可能になると共に、CRR振回路及び水晶発振回路の
各々に好ましいインバータ特性を簡単に設定することが
できる。
以下、本発明の実施例を図に基づいて説明する。
第1図は本発明による発振回路用集積回路の一実施例を
示す回路図である。同図において、集積回路は縦続接続
した3つのインバータIII、II□。
示す回路図である。同図において、集積回路は縦続接続
した3つのインバータIII、II□。
■5.と最終段インバータ113と並列に接続されたイ
ンバータ1.3′とををする。インバータII+及びI
13’は出力が入力と逆相になる通常のインバータであ
るが、インバータ11□、11.は3ステートインバー
タからなっている。3ステートインバータI lt 9
1 +iは入力IN及び出力OUTの他に制御人力C/
Nを存し、下表の真理値により動作する。
ンバータ1.3′とををする。インバータII+及びI
13’は出力が入力と逆相になる通常のインバータであ
るが、インバータ11□、11.は3ステートインバー
タからなっている。3ステートインバータI lt 9
1 +iは入力IN及び出力OUTの他に制御人力C/
Nを存し、下表の真理値により動作する。
集積回路はまた、インバータIIIの入力に接続された
端子CIO、インバータr+zの出力に接続された端子
C1l、インバータ■目+r13’の出力に接続された
端子CI2及びインバータI 12゜113の制御入力
に接続された端子CNTを有する。
端子CIO、インバータr+zの出力に接続された端子
C1l、インバータ■目+r13’の出力に接続された
端子CI2及びインバータI 12゜113の制御入力
に接続された端子CNTを有する。
該端子C1l及びC12がら取り出される信号は端子C
IOに対してそれぞれ同相及び逆相となっている。
IOに対してそれぞれ同相及び逆相となっている。
上記3ステートインバータII2’ylL3は上表から
判るように入力CINの状態により高インピーダンスと
なったり、或いは入力と逆相の状態になったりする。今
、例えば入力CTNが“H”で逆相出力となり、”L”
で高インピーダンスとなると仮定するが、これと逆にす
ることも可能である。
判るように入力CINの状態により高インピーダンスと
なったり、或いは入力と逆相の状態になったりする。今
、例えば入力CTNが“H”で逆相出力となり、”L”
で高インピーダンスとなると仮定するが、これと逆にす
ることも可能である。
以上の構成の集積回路によってCRR振回路を構成する
には、第2図に示すように、端子CIO及びC11間に
コンデンサCを、端子CIO及びCI2間に抵抗Rを接
続すると共に、端子CNTをVIIOに接続して入力C
TNを“H”にすればよい。6m子CNTが■。に接続
されることにより、3ステートインバータ11□、■、
3は通常のインバータとして働くようになるので、CR
R振回路は第5図について上述した回路と同様に非安定
マルチバイブレータとして動作する。
には、第2図に示すように、端子CIO及びC11間に
コンデンサCを、端子CIO及びCI2間に抵抗Rを接
続すると共に、端子CNTをVIIOに接続して入力C
TNを“H”にすればよい。6m子CNTが■。に接続
されることにより、3ステートインバータ11□、■、
3は通常のインバータとして働くようになるので、CR
R振回路は第5図について上述した回路と同様に非安定
マルチバイブレータとして動作する。
しかも、HP−段インバータが並列接続された2つのイ
ンバータIIjel13′によって形成されているため
、より多くの電流がとれるようになりCR発発振絡路出
力増大が図られている。
ンバータIIjel13′によって形成されているため
、より多くの電流がとれるようになりCR発発振絡路出
力増大が図られている。
−方、水晶発振回路を構成するには、第3図に示すよう
に、端子C1l及びCI2間に水晶振動子Xを接続する
と共に、端子CNTをGNDに接続して入力CINを“
L”にすればよい。端子CNTがGNDに接続されるこ
とにより、3ステートインバータI It s I 1
1は高インピーダンスとなるため、インバータI11及
び3ステートインバータ112.■+3はインバータ■
1.′がら電気的に分離されるようになる。従って、水
晶振動子Xは前段のインバータ及び並列接続されたイン
バータの影響を受けることなくインバータIn’により
交流的に電圧が印加され、所定の周波数で発振するよう
になる。
に、端子C1l及びCI2間に水晶振動子Xを接続する
と共に、端子CNTをGNDに接続して入力CINを“
L”にすればよい。端子CNTがGNDに接続されるこ
とにより、3ステートインバータI It s I 1
1は高インピーダンスとなるため、インバータI11及
び3ステートインバータ112.■+3はインバータ■
1.′がら電気的に分離されるようになる。従って、水
晶振動子Xは前段のインバータ及び並列接続されたイン
バータの影響を受けることなくインバータIn’により
交流的に電圧が印加され、所定の周波数で発振するよう
になる。
インバータ113が高インピーダンスとなっているため
水晶発振動子Xは1つのインバータ■13′によって動
作するようになり、水晶発振回路が異常動作することが
ない。
水晶発振動子Xは1つのインバータ■13′によって動
作するようになり、水晶発振回路が異常動作することが
ない。
ところで、上述した集積回路は端子CIO,C11、C
12及びCNTの合計4本の端子を有し、第4図につい
て上述した従来の集積回路の端子数と変わらない。しか
し、発振回路部分だけを見た場合には、端子CIO,C
1l及びC12の3本があるだけで、端子数は1本減少
している。端子CNTはこれに電子部品が接続されず、
単に■。。
12及びCNTの合計4本の端子を有し、第4図につい
て上述した従来の集積回路の端子数と変わらない。しか
し、発振回路部分だけを見た場合には、端子CIO,C
1l及びC12の3本があるだけで、端子数は1本減少
している。端子CNTはこれに電子部品が接続されず、
単に■。。
又はGNDが接続されるだけである。
なお、上述した集積回路は一般に単独でICパッケージ
内に封止されることはなく、該回路が形成されているI
Cチップには、該回路により構成される2種類の発振回
路が発生する交流信号を使い分けるための例えばモード
コントロール回路等も一緒に形成されており、この使い
分けを例えばモード選択端子に■。。又はGNDを接続
することによって行うようになっている。従って、端子
CNTをこのモード選択端子と共用させることが可能と
なり、この端子の共用により実質的には端子総数を減ら
すことになる。
内に封止されることはなく、該回路が形成されているI
Cチップには、該回路により構成される2種類の発振回
路が発生する交流信号を使い分けるための例えばモード
コントロール回路等も一緒に形成されており、この使い
分けを例えばモード選択端子に■。。又はGNDを接続
することによって行うようになっている。従って、端子
CNTをこのモード選択端子と共用させることが可能と
なり、この端子の共用により実質的には端子総数を減ら
すことになる。
以上説明したように本発明によれば、最終段インバータ
を一方が3ステートインバータからなる互に並列接続し
た2つのインバータによりjR成すると共にその前段の
インバータを3ステートインバータにより構成し、3亥
3ステートインバータを高インピーダンスにすることに
よって、最終段インバータの入出力間に水晶振動子を接
続して水晶発振回路を形成できるようにしているため、
CR発振回路と水晶発振回路を選択的に構成するために
電子部品が接続される端子の数は3木であり、3ステー
トインバータの制御入力は集積回路中の他の回路の端子
を共用して制御することが可能であるため、集積回路の
総端子数を1本減らすことが可能になり、それ文集積回
路の小型化及びコストダウンが図られるようになると共
に、CR発振回路と水晶発振回路に好ましいインバータ
特性を簡単に設定することができるようになっている。
を一方が3ステートインバータからなる互に並列接続し
た2つのインバータによりjR成すると共にその前段の
インバータを3ステートインバータにより構成し、3亥
3ステートインバータを高インピーダンスにすることに
よって、最終段インバータの入出力間に水晶振動子を接
続して水晶発振回路を形成できるようにしているため、
CR発振回路と水晶発振回路を選択的に構成するために
電子部品が接続される端子の数は3木であり、3ステー
トインバータの制御入力は集積回路中の他の回路の端子
を共用して制御することが可能であるため、集積回路の
総端子数を1本減らすことが可能になり、それ文集積回
路の小型化及びコストダウンが図られるようになると共
に、CR発振回路と水晶発振回路に好ましいインバータ
特性を簡単に設定することができるようになっている。
第1図は本発明による発振回路用集積回路の一実施例を
示す回路図、第2図は第1図の回路を利用して構成した
CR発振回路の回路図、第3図は第1図の回路を利用し
て構成した水晶発振回路の回路図、第4図は従来の発振
回路用集積回路例を示す回路図、第5図は第4図の回路
により構成したCR発振回路、第6図は第5図の回路の
動作説明図、及び第7図は第4図の回路により構成した
水晶発振回路の回路図である。 111+ I11’ + 114・・・インバータ、
T I291 +3・・・3ステートインバータ、CI
O,C1l、CI2 、CNT・・・端子、R・・・抵
抗、C・・・コンデンサ、X・・・水晶振動子。 節1図 第4図 第5図 第7図 第6図
示す回路図、第2図は第1図の回路を利用して構成した
CR発振回路の回路図、第3図は第1図の回路を利用し
て構成した水晶発振回路の回路図、第4図は従来の発振
回路用集積回路例を示す回路図、第5図は第4図の回路
により構成したCR発振回路、第6図は第5図の回路の
動作説明図、及び第7図は第4図の回路により構成した
水晶発振回路の回路図である。 111+ I11’ + 114・・・インバータ、
T I291 +3・・・3ステートインバータ、CI
O,C1l、CI2 、CNT・・・端子、R・・・抵
抗、C・・・コンデンサ、X・・・水晶振動子。 節1図 第4図 第5図 第7図 第6図
Claims (1)
- 縦続接続した少なくとも3つのインバータを備え、初
段インバータの入力と該入力と逆相となるインバータの
出力との間に抵抗を、同相となるインバータの出力との
間にコンデンサを接続してCR発振回路を構成し、かつ
1つのインバータの入出力間に水晶振動子を接続して水
晶発振回路を構成することができる発振回路用集積回路
において、最終段インバータを一方が3ステートインバ
ータからなる互に並列接続した2つのインバータにより
構成すると共に該最終段インバータの前段のインバータ
を3ステートインバータにより構成し、該最終段インバ
ータをCR発振回路と水晶発振回路の両方に共用し、か
つ水晶発振回路構成時に前記2つの3ステートインバー
タを高インピーダンス状態にするようにしたことを特徴
とする発振回路用集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14684486A JPS634701A (ja) | 1986-06-25 | 1986-06-25 | 発振回路用集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14684486A JPS634701A (ja) | 1986-06-25 | 1986-06-25 | 発振回路用集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS634701A true JPS634701A (ja) | 1988-01-09 |
JPH0521442B2 JPH0521442B2 (ja) | 1993-03-24 |
Family
ID=15416811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14684486A Granted JPS634701A (ja) | 1986-06-25 | 1986-06-25 | 発振回路用集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS634701A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01122614U (ja) * | 1988-02-15 | 1989-08-21 | ||
JP2012124807A (ja) * | 2010-12-10 | 2012-06-28 | Panasonic Corp | 半導体リレー |
-
1986
- 1986-06-25 JP JP14684486A patent/JPS634701A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01122614U (ja) * | 1988-02-15 | 1989-08-21 | ||
JP2012124807A (ja) * | 2010-12-10 | 2012-06-28 | Panasonic Corp | 半導体リレー |
Also Published As
Publication number | Publication date |
---|---|
JPH0521442B2 (ja) | 1993-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61191973A (ja) | 試験回路をそなえた半導体集積回路 | |
JPS634701A (ja) | 発振回路用集積回路 | |
JPS634702A (ja) | 発振回路用集積回路 | |
EP0480681A1 (en) | Semiconductor integrated circuit | |
JPH07147512A (ja) | 半導体集積回路、及び高周波発振回路 | |
JPS6382108A (ja) | 発振回路用半導体集積回路 | |
JPS60123775A (ja) | Lsi回路 | |
JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
JPH01321718A (ja) | 発振回路 | |
JPS59219014A (ja) | 論理回路 | |
JPH02207603A (ja) | 水晶発振回路 | |
JPH063471Y2 (ja) | マイクロコンピュ−タ | |
JPH0347003B2 (ja) | ||
JPH04914A (ja) | 半導体集積回路装置 | |
JPH02181509A (ja) | 半導体集積回路 | |
JPH01307310A (ja) | 発振回路 | |
JPH02145011A (ja) | 波形整形回路 | |
JPH02125527A (ja) | 分周回路 | |
JPH0572150U (ja) | 半導体装置 | |
JPH0518463B2 (ja) | ||
JPS60117821A (ja) | 電子回路 | |
JPH0281512A (ja) | 発振回路 | |
JPH0448801A (ja) | 高周波帯用パツケージ | |
JPH11234112A (ja) | 半導体集積回路 | |
JPS6339211A (ja) | ノンオ−バ−ラツプ回路 |