JPS58201352A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS58201352A JPS58201352A JP57084337A JP8433782A JPS58201352A JP S58201352 A JPS58201352 A JP S58201352A JP 57084337 A JP57084337 A JP 57084337A JP 8433782 A JP8433782 A JP 8433782A JP S58201352 A JPS58201352 A JP S58201352A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- integrated circuit
- external
- mode
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、集積回路装置に関し、特に１発振器を内蔵す
る集積回路装置に関する。
る集積回路装置に関する。
集積回路の集積度の向上にともない１つの集積回路を汎
用的に使用する事は困難になりつつある。
用的に使用する事は困難になりつつある。
しかし、集積回路は、少品種大量に生産されてこそ価格
の低下が期待でき、従って汎用的でなくなることは、多
品種少量生産につながるためあまり好ましい事ではない
。このため大規模集積回路装置（以下Ｌ８Ｉと略す）Ｋ
於いては、＃ミとんどプログラマブルなものになってお
りその応用される分野を広くする努力がはられれている
。
の低下が期待でき、従って汎用的でなくなることは、多
品種少量生産につながるためあまり好ましい事ではない
。このため大規模集積回路装置（以下Ｌ８Ｉと略す）Ｋ
於いては、＃ミとんどプログラマブルなものになってお
りその応用される分野を広くする努力がはられれている
。
しかし、プログラマフルにしてもＬＳＩの外部端子の数
は変らないため、応用範囲の拡大もそれなど大きなもの
ではなかった。
は変らないため、応用範囲の拡大もそれなど大きなもの
ではなかった。
本発明は１発振器を内蔵し、外部［２端子の共振回路を
接続して使用する集積回路装置で、その発振器を使用せ
ず、外部から供給されるクロックで動作する所謂外部ク
ロック・モードに於いて、発振のため・に使用されてい
た端子をその他の目的に使用できる手段を有する集積回
路装置を提供するものである。
接続して使用する集積回路装置で、その発振器を使用せ
ず、外部から供給されるクロックで動作する所謂外部ク
ロック・モードに於いて、発振のため・に使用されてい
た端子をその他の目的に使用できる手段を有する集積回
路装置を提供するものである。
本発明の特徴は、集積回路装置において、集積回路装置
の動作の基本となるり四ツクを発生する発振器と、この
発振器の一方の端子とこの集積回路装置内の特定の信号
とを切シ換えて第１の外部端子に接続する切り換え作段
と、この切り換え手段に対して、第１の外部端子にこの
発振器の一方の端子を接続するのか、またはこの集積回
路の他の特定の信号を接続するのかを第２の外部端子に
入力された信号により選択する選択手段とを具備する集
積回路装置にある。そして、第２の外部端子に入力する
信号は２値または３値レベルである事が好ましい。また
、第２の外部端子はこの集積回路装置の試験を行うため
のテスト端子で、特に第２の外部端子はこの集積回路装
置の初藺状題會設定するリセット端子でおる事が好まし
い。
の動作の基本となるり四ツクを発生する発振器と、この
発振器の一方の端子とこの集積回路装置内の特定の信号
とを切シ換えて第１の外部端子に接続する切り換え作段
と、この切り換え手段に対して、第１の外部端子にこの
発振器の一方の端子を接続するのか、またはこの集積回
路の他の特定の信号を接続するのかを第２の外部端子に
入力された信号により選択する選択手段とを具備する集
積回路装置にある。そして、第２の外部端子に入力する
信号は２値または３値レベルである事が好ましい。また
、第２の外部端子はこの集積回路装置の試験を行うため
のテスト端子で、特に第２の外部端子はこの集積回路装
置の初藺状題會設定するリセット端子でおる事が好まし
い。
以下５図面を用いて本発明の一実施例について説明する
。
。
第１図Ｆｉ１本発明の一実施例のブロックタイ７グラム
である。
である。
発振器１の入力端子は、外部端子４に接続され。
出力端子は５選択回路２及びｗｋ１図の回路を内蔵する
集積回路内部の他の複数の機能ブロック９に接続され集
積回路内の各ブロックの同期を取るために使用される。
集積回路内部の他の複数の機能ブロック９に接続され集
積回路内の各ブロックの同期を取るために使用される。
選択回路２は３値レベル検出器３からの切り換え信号８
が高レベルの時は外部端子５に発振器ｌの出力を接続し
、切り換え信号８が低レベルの時は、外部端子５に該集
積回路内の特定の信号線７を接続する。
が高レベルの時は外部端子５に発振器ｌの出力を接続し
、切り換え信号８が低レベルの時は、外部端子５に該集
積回路内の特定の信号線７を接続する。
３値レベル検出器３は、外部端子６に加えられた＋ｌ、
Ｏ，−１の３つのレベルを検出し、そのレベルか＋１の
場合は、切り換え信号８を高レベルにし、集積回路内の
特定の機能ブロックへの信号１０ｉ高レベルにする。外
部端子′６にＯレベルが加えられると、切９換え信号８
は高レベルとなり。
Ｏ，−１の３つのレベルを検出し、そのレベルか＋１の
場合は、切り換え信号８を高レベルにし、集積回路内の
特定の機能ブロックへの信号１０ｉ高レベルにする。外
部端子′６にＯレベルが加えられると、切９換え信号８
は高レベルとなり。
信号１０は低レベルとなる。また、外部端子６に一ルベ
ルが加えられると、切υ換え信号８は低レベルとなり信
号１０は高レベルとなる。
ルが加えられると、切υ換え信号８は低レベルとなり信
号１０は高レベルとなる。
次に、第１図の実施例の具体的応用例を示す。
外Ｓ端子６は該集積回路のり七ット信号入カ端子及びク
ロック切り換え端子として機能する口っまシ、骸集積回
路を内部クロック・モードで使用する場合には、外部端
子６けＯレベル・アクティブのリセット端子として使用
され、その場合には端子６には＋１またはＯレベルが入
力され、共振回路が外部端子４及び５関に接続される。
ロック切り換え端子として機能する口っまシ、骸集積回
路を内部クロック・モードで使用する場合には、外部端
子６けＯレベル・アクティブのリセット端子として使用
され、その場合には端子６には＋１またはＯレベルが入
力され、共振回路が外部端子４及び５関に接続される。
このモードで！″ｌｔ、外部端子６０レベルが＋ｌ、０
のどちらのレベルであれ、外部端子５には発振器１の出
力が接続されるため２発振器１は、上記共振回路の共振
周波数で発掘をし続は名。また、このモードでは、信号
１０は、該集積回路の低レベル・アクティブのリセット
信号として動作する。
のどちらのレベルであれ、外部端子５には発振器１の出
力が接続されるため２発振器１は、上記共振回路の共振
周波数で発掘をし続は名。また、このモードでは、信号
１０は、該集積回路の低レベル・アクティブのリセット
信号として動作する。
次に、該集積回路を外部クロックＯモードで使用する場
合に＃ｉ、外部端子６は、Ｏまた＃ｉ−ルベルが入力さ
れるＯレベル・アクティブのリセット端子として動作す
る。このモードでは、該集権回路の外部発生されたクロ
ック信号を外部端子４に入力するが、外部端子５Ｆｉ、
前期内部クロック・モードの時とは異なり、該集積回路
にリセットがかかっていない通常動作の場合には、該集
権回路の特定の機能ブロックの信号線７が接続される。
合に＃ｉ、外部端子６は、Ｏまた＃ｉ−ルベルが入力さ
れるＯレベル・アクティブのリセット端子として動作す
る。このモードでは、該集権回路の外部発生されたクロ
ック信号を外部端子４に入力するが、外部端子５Ｆｉ、
前期内部クロック・モードの時とは異なり、該集積回路
にリセットがかかっていない通常動作の場合には、該集
権回路の特定の機能ブロックの信号線７が接続される。
つまり、外部クロック・モードに於いては、内部クロッ
クのモードの時とくらぺて１４子だけ有効外部端子が増
加する。
クのモードの時とくらぺて１４子だけ有効外部端子が増
加する。
以上説明した通り１発振器を内蔵する集積回路が内部ク
ロック・モードと外部クロック・モードの２つのモード
で使用される可能性がある場合、本発明によれば外部り
四ツク・モードで使用する場合には、有効な外部端子を
１つ増加させる事ができ、端子数の制約のきびしい集積
回路に於いては大きな利点となる。
ロック・モードと外部クロック・モードの２つのモード
で使用される可能性がある場合、本発明によれば外部り
四ツク・モードで使用する場合には、有効な外部端子を
１つ増加させる事ができ、端子数の制約のきびしい集積
回路に於いては大きな利点となる。
なお、第１図に於いて１発振６１の帰還抵抗は固定抵抗
の様に描いているが、これは固定抵抗である必要はなく
、ＭＯＳ トランジスタのＯＮ抵抗を利用したものでも
よい。その場合には、外部クロック・モードに指定され
た場合は、該ＭＯ８トランジスタをＯＦＦ” シ”１．
、発振＠を巣なるインバータとして動作させてもよい。
の様に描いているが、これは固定抵抗である必要はなく
、ＭＯＳ トランジスタのＯＮ抵抗を利用したものでも
よい。その場合には、外部クロック・モードに指定され
た場合は、該ＭＯ８トランジスタをＯＦＦ” シ”１．
、発振＠を巣なるインバータとして動作させてもよい。
また、実施例の説明では、選択回路の切り換え手段とし
て、リセット端子を例にめげたが、これも他の端子、た
とえばＬＳＩの’ｒｇｓ’ｒ端子等でも同様の機能が得
られる事は言うまでもない。
て、リセット端子を例にめげたが、これも他の端子、た
とえばＬＳＩの’ｒｇｓ’ｒ端子等でも同様の機能が得
られる事は言うまでもない。
’ｒｇｓ Ｔ端子を使用する場合には、ＬＳＩの製造者
が出荷時等に行う検査をより簡単に、また、高速に行う
手段として本発明により増加した端子を使用する事がで
きる。
が出荷時等に行う検査をより簡単に、また、高速に行う
手段として本発明により増加した端子を使用する事がで
きる。
第１図は１本発明の一実施例のブロック拳ダイアグラム
である。 なお図において、１・・・・・・発振器、２・・・・・
・選択回路、３・・・・・・３値しベル検出器％４，５
．６・・・・・・外部端子、７・・・・・・信号線、８
・・・・・・切り換え信号線、９・・・・・・機能ブロ
ック、１０・・・・・・信号線、でおる。 筋 ｆ 図
である。 なお図において、１・・・・・・発振器、２・・・・・
・選択回路、３・・・・・・３値しベル検出器％４，５
．６・・・・・・外部端子、７・・・・・・信号線、８
・・・・・・切り換え信号線、９・・・・・・機能ブロ
ック、１０・・・・・・信号線、でおる。 筋 ｆ 図
Claims (1)
- 【特許請求の範囲】 集積回路装置において、核集積回路装置の動作の基本と
なるクロックを発生する発振器と、該発振器の一方の端
子と該集積回路装置内の特定の信号とを切り換えて第１
の外部端子に接続する切り換え手段と、該切り換え手段
に対して、該第１の外部端子に骸発振器の一方の端子を
！！枕するか。 またＶｉ該集積回路装置の他の信号を接続するかを第２
の外部端子に入力された信号により選択する選択手段と
を具備する事ｔ−特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57084337A JPS58201352A (ja) | 1982-05-19 | 1982-05-19 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57084337A JPS58201352A (ja) | 1982-05-19 | 1982-05-19 | 集積回路装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1293017A Division JPH02177356A (ja) | 1989-11-10 | 1989-11-10 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58201352A true JPS58201352A (ja) | 1983-11-24 |
| JPH0345546B2 JPH0345546B2 (ja) | 1991-07-11 |
Family
ID=13827685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57084337A Granted JPS58201352A (ja) | 1982-05-19 | 1982-05-19 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201352A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210869A (ja) * | 1988-06-29 | 1990-01-16 | Hitachi Ltd | 半導体装置 |
| JPH02177356A (ja) * | 1989-11-10 | 1990-07-10 | Nec Corp | 集積回路装置 |
| JPH04115563A (ja) * | 1990-09-05 | 1992-04-16 | Sharp Corp | 半導体集積回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745942A (en) * | 1980-09-02 | 1982-03-16 | Toshiba Corp | Semiconductor integrated circuit device |
-
1982
- 1982-05-19 JP JP57084337A patent/JPS58201352A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745942A (en) * | 1980-09-02 | 1982-03-16 | Toshiba Corp | Semiconductor integrated circuit device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210869A (ja) * | 1988-06-29 | 1990-01-16 | Hitachi Ltd | 半導体装置 |
| JPH02177356A (ja) * | 1989-11-10 | 1990-07-10 | Nec Corp | 集積回路装置 |
| JPH04115563A (ja) * | 1990-09-05 | 1992-04-16 | Sharp Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345546B2 (ja) | 1991-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59146352A (ja) | シングル・チップ・マイクロコンピュータ | |
| JPS58201352A (ja) | 集積回路装置 | |
| JP2619448B2 (ja) | ディジタル式位相比較回路 | |
| JPS6129577B2 (ja) | ||
| JPS60142282A (ja) | 半導体集積回路 | |
| JPH02177356A (ja) | 集積回路装置 | |
| JPS59175203A (ja) | 発振制御回路 | |
| JPS59161761A (ja) | デ−タ処理装置における状態設定回路 | |
| JP2967642B2 (ja) | フリップフロップ回路 | |
| JPS62298226A (ja) | 論理回路 | |
| JPS61134982A (ja) | メモリ・アクセス回路 | |
| JP2994882B2 (ja) | 分周回路 | |
| JPS63186461A (ja) | 大規模集積回路 | |
| JPH02296413A (ja) | データ選択回路 | |
| JPS636897Y2 (ja) | ||
| JPS63238650A (ja) | 半導体集積回路装置 | |
| JPS59210381A (ja) | 集積回路装置の試験回路 | |
| JPH0160792B2 (ja) | ||
| JPH02180428A (ja) | リセット回路 | |
| JPH11145788A (ja) | フリップフロップ装置および半導体装置 | |
| JPH0315776A (ja) | モード設定回路 | |
| JPH0754348B2 (ja) | テスト回路 | |
| JPS6075127A (ja) | Ｃｍｏｓ論理回路 | |
| JPH0512893A (ja) | 半導体集積回路 | |
| JPH02210907A (ja) | フリップフロップ回路 |