JPS59146352A

JPS59146352A - シングル・チップ・マイクロコンピュータ

Info

Publication number: JPS59146352A
Application number: JP58020125A
Authority: JP
Inventors: Kazuhide Kawada; 河田　和秀
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-02-09
Filing date: 1983-02-09
Publication date: 1984-08-22
Also published as: US4670838A; JPH0317139B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の属する技術分野）本発明は、プログラム全格納するプログラム・メモリ全
内蔵したシングル・チップ・マイクロコンピュータ方式
に関する。

（従来技術）集積回路技術の進歩により、現在では、中央制御処理装
ｆｆ１ｔ（ＣＰＵ）、プログラム・メモリ、ランダムア
クセスメモ＋）（ＲＡＭ）等を同一半導体基板上に集積
したいわゆる「シングル・チップ・マイクロコンビーー
タ」が広い分野で人世に使用されている。

シングル・チップ・マイクロコンピュータは、その価格
が安いという利点はあるが、プログラムを格納するメモ
リに読み出し専用メモリ（ＲＯＭ）を使用しているため
、プログラム・メモリ外付のマイクロコンビーータのよ
うＶｃｆｍ単にプログラム開発ができないという欠点が
ある。このため、現状では、シングル・チップ・マイク
ロコノピユータのＲＯＭを取フ去り、命令全入力する端
子全外部に設けた、いわゆる「評価用チップ」により、
プログラムの開発全行っている。したし、評価用チップ
は、その目的となるシングル・チソツブ・マイクロコン
ピュータに較べて、その開発に要する工数は、さほど変
らない割に生産される個数は、極端に少ない。これは、
チップを供給するチップ製造メーカーにすれば、きわめ
て非効率な事である。このため、チップ製造メーカーは
、アーキテクチャ−は同一にして、ＲＯＭ、ＲＡＭ　　
あるいは入出力ポート等の買源（リンース）の規模の異
なるシングル・チップ・マイクロコンピュータを準備す
るといったいわゆる「ファミリー化」全行い、同一ファ
ミリーのそれぞれのシングル・チップ・マイクロコンビ
ーータのプログラムの開発をそのファミリーと同一のア
ーキテクチャ−で、かつ、考えられる限り最大の資源を
有する評価用チップ一種類で行う事により、評価用チッ
プの非効率性を補ぎなっているのが現状である。

しかし、半導体製造技術（プロセス）の進歩により、も
っと高速または集積度の高いチップが製造可能となった
ために、周辺回路の特性等の向上及び、開発当時最大と
考えられていた資源の拡張の要求（たとえば、ＲＯＭ／
ＲＡＭ　　容量の拡張、Ａ−Ｄコンバータ等の周辺回路
の追加等）が評価チップの開発が完了してまもない時期
に、市場から出される事もまれではない。この様な場合
、そのファミリーに新たにその様な要求を満足する品種
全シングル・チップ・マイクロコンピュータとして追加
する事は、将来の市場を考えれば非効率な事ではないが
、そのために、評価用チップも平行して開発するという
事は、その予想される生産数量と、開発工数の点から見
れば効率の良い事ではない。

新たな要求が単に周辺回路、たとえばＡ−Ｄコンバータ
の新設という場合ＶＣは、その時点で評価チップの未使
用の入出カポ−ｈ’Ｊｋ介して、外部回路として、追加
する事は可能である。しかし、この場合でも、外部回路
としてのＡ、−Ｄコンバータの特性と、実際のシングル
・チップ・マイクロコンピュータに内蔵されるものの特
性とが完全には一致していない事等により、完全にプロ
グラム全評価するという点に於いては不束が残るもので
ある。

この様に、現在性われている評価チップによるシングル
・チップ・マイクロコンピュータのプログラム開発は、
技術の進歩に対して、柔軟性に欠けるという欠点がある
。

・チップ・マイクロコンピュータが考案されている・す
なわち、命令全外部から入力するための命令入力端子と
、命令全外部から入力するが、または、内部の１（ＯＭ
の出方を使用するが全指定する端子をその目的のためだ
けに備えたものである。

この方法によれば、プログラム全評価する評価用チップ
と、目的とするシングル・チップ・マイクロコンピュー
タは同一であるので、前述の評価用チップの様な柔軟性
の問題は解決される。しかし、上記の追加された端子は
「シングル・チップ・マイクロコンピュータ」として使
用する場合は不要のものであるため、プログラムの開発
が終了し、実際の装置に組み込まれた時点では、はとん
どの場合無駄にパッケージの端子を用いているにすぎな
いため、パッケージの端子制限のきびしいシングル・チ
ップ・マイクロコンピュータにとって、パッケージの端
子全利用する端子効率が悪いという別の問題がある。

（発明の目的）本発明は、以上の様な現状にかんがみ、シングル・チッ
プ・マイクロコンピータ内にわずかな回路を付加する事
により、評価用チップ全使用せずに、その目的とするシ
ングル・チップ・マイクロコンビーータ全複数個使用し
て、プログラムの開発はもちろんの事、ハードウェアの
評価も行え、なおかつ、プログラムの開発時のみに必要
な端子がきわめて少なく、端子効率のよいシングル・チ
ップ・マイクロコンピュータ全形成できるところのシン
グル・チップ・マイクロコンピータ方式を提供する事全
目的とする。

（発明の構成）本第１発明の方式は、通常モードとデバッグ・モードの
２つのモードに切９換えるモード切や換え手段と、プロ
グラム格納メモリと、命令？デコードする命令デコーダ
と、複数の外部端子と、外部端子制御手段と、前記モー
ド切り換え手段がデパック・モードに切り換っていると
き前記複数の外部端子のうちの所定の外部端子を命令入
力端子ｆ％＋７データ入出力端子に指定しかつシングル
・チップマイクロコンピュータ全マスター又はスレーブ
に指定する機能分担指定手段と金備え、前記モード切り
換え手段が通常モードに切り換っている場合は前記命令
デコーダは前記プログラム格納メモリから出力される命
令をデコードし、前記モード切り換え手段がデバッグ・
モードに切フ換っている場合は前記命令デコーダは前記
機能分担指定手段により命令入力端子に指定された前記
外部端子から入力された命令全デコードし、もし前記シ
ングル・チップ・マイクロコンピータがスレーブに指定
されておジ前記命令入力端子・データ入出力端子のいず
れにも指定されていない前記外部端子全操作する命令が
デコードされた場合は該外部端子全操作するだめのデー
タを前記データ入出力端子に指定された前記外部端子よ
フ入力又は出力し、もし前記シングル・チップ・マイク
ロコンピュータがマスターに指定されておジ前記命令入
力端子または前記データ入出力端子に指定された前記外
部端子全操作する命令がデコードされた場合には該外部
端子を操作すべきデータ全前記データ入出力端子に指定
された前記外部端子に出力または入力することからなっ
ている。

本第２発明の方式は、通常モードとデバッグ・モードの
２つのモードに切、り換えるモード切換手段と、プログ
ラム格納メモリと、命令全デコードする命令デコーダと
、複数の外部端子と、外部端子制御手段と、プログラム
・カウンタと、前記モード切り換え手段がデパック・モ
ードに切り換っているとき前記複数の外部端子のうちの
所定の外部端子全命令入力端子及びデータ入出力端子に
指定しかつシングル・チップ・マイクロコンピ−タ全マ
スター又はスレーブに指定する機能分担指定手段とを備
え、前記モード切り換え手段が通常モードに切フ換って
いる場合は前記命令デコーダは前記格納メモリから出力
される命令をデコードし、前記モード切り換え手段がデ
バッグ・モードに切り換っている場合は前記命令デコー
ダは所定のタイミングにしたがって前記プログラム・カ
ウンタから前記機能分担指定手段により命令入力端子に
指定された前記外部端子を介して入力された命令をデコ
ードし、もし前記シングル・チップ・マイクロコンピュ
ータがスレーブに指定されており前記命令入力端子・デ
ータ入出力端子のいずれにも指定されていない前記外部
端子を繰作する命令がデコードされた場合は該外部端子
全繰作するためのデータを前記データ入出力端子に指定
された前記外部端子より入力または出力し、もし前記シ
ングル・チップ・マイクロコンピータがマスターに指定
されており前記命令入力端子または前記データ入出力端
子に指定された前記外部端子を繰作する命令がデコード
された場合には該外部端子を操作すべきデータを前記デ
ータ入出力端子に指定された前記外部端子に出力または
入力することがらなっている。

（実施例）以下、本発明について図面全参照して詳細に説・チップ
・マイクロコンピュータの一実施例の構５！２を示すブ
ロック図である。３値デコーダ（ＲＥＳ　）モード切り
換え信号３′ｆ：以下の様に制御する。っまり、リセッ
ト端子４に加えられたレベルがｏ”のときには、リセッ
ト信号２を活性化し、モード切り換え信号３としては、
通常モードを指定する信号全出力する。また、′＋”の
ときは、リセット信号２全不活性化し、モード切り換え
信号３　Ｖｃ通常モードを指定する信号全出力する。さ
らに、リセット端子４　ＶＣ”　−”のレベルが入力さ
れた場合は、リセット信号２を不活性化し、モード切り
換え信号３にデバッグ・モード全指定する信号全出力す
る。

モード切フ換え信号３が通常モードのときは、発振器５
内の選択回路（ＭＵＸ）６は内部の増幅器８の出力全外
部端子（ＸＯ）７に接続する。この状態で外部端子７と
外部端子（ＸＩ）９間に共振回路、たとえば、水晶発振
子等を接続するとその共振周波数で発振し、その発振出
力は内部クロック（ＣＫ）１０として、内部回路の同期
用信号として供給されるｅまた、モード切り換え信号３
がデバッグ・モードのときは、選択回路６は外部端子７
全増幅器８の出力から切りはなし、　　マスター／スレ
ーブ切り換え信号１１Ｖ？−接続する。この状態におい
ては外部端子９に加えられたクロック信号がそのまま内
部クロック１０として使用され、また、外部端子７に低
レベルが入力されると、マスター／スレーブ切り換え信
号１１はマスターを、また、高レベルが入力されるとス
レーブを指定する。

まず、モード切り換え信号３が通常モードを指定しＣい
る場合（このモードを「通常モード」という。）の各ブ
ロック動作全説明する。命令デコーダ（ｌＮ５Ｔ・ＤＥ
Ｃ）　１２は、Ｒ，０Ｍ１３　　から選択回路（ＭＵＸ
）２０’を介して出力される命令全デコードして、そＤ
命令の実行に必要な内部ブロックに動作信号全出力する
。マイクロコンピュータの外部端子ＰＩ４．ＰＢ１５．
ＰＣＩ６．ＰＤＩ７は、プログラム・コントローラＰＡ
Ｃ２１，ＰＢＣ２２，ＰＣＣ２３゜ＰＤＣ２４と共に、
いわゆる「入出力ボート」として動作する。ＡＬＵ１９
の演算結果等のデータは内部データ・バス１８を介して
内部の機能ブロック間でやりとりされる。この状態では
、現在あるシングル・チップ・マイクロコンピュータと
その動作は基本的には同一である。

次に、モード切ジ換え信号３がデバッグ・モードを指定
し、マスター／スレーブ切り換え信号１１がマスターを
指定している場合（このモード全「マスター・モード」
という。）の動作について説明する。このモードにおい
ては外部端子ＰＣ１６は命令入力用端子として使用され
、そこから入力された命令が命令デコーダ１２Ｖこよっ
てデコードされる。また、外部端子ＰＡ１４は外部デー
タ・バスとして使用され、たとえば、外部端子ＰＣ１６
より入力された命令が外部端子ＰＣＩ６ｖｃＲＡＭ２０
のデータを出力する半金指示している場合には、山Ｗ２
０のデータは、ＰＣｌ３には出力されず、データ・バス
１８を介して、ＰＡ１４に出力される。つ壕りここで、
本来の入出力ポートとして使用されていないＰＣｌ３と
ＰＡ、１４に対する操作命令が実行された場合、このモ
ードでは、その操作すべきデータは、すべて、ＰＡ１４
に出力またはＰＡ１４から入力される。

次に、モード切り換え信号３がデバッグ・モードを指定
し、マスター／スレーブ切り換え信号１１がスレーブを
指定している場合このモード全１スレーブ・モード」と
いう。）について説明する。

このモードにおいては、命令は外部端子ＰＤ１７から入
力され、外部データ・バスとして外部端子ＰＢ１５が割
り当てられる。このモードにおいては、ＡＬＵ１９及び
Ｒ，ＡＭ２０は、データ・バス１８にデータ全入出力す
る裏金禁止される。このモードでは、ＰＡ１４またはＰ
Ｃｌ３の操作命令がＰＤ１７より入力されたときのみ、
命令デコーダ１２から制御信号が出力される。たとえば
、ＰＡ１４からデータを入力する命令がＰＤ１７より入
力されると、命令デコーダ１２は、ＰＡ１４から入力し
たデータ？　ＦＢＩ　５へ出力し、また、ＰＡ１４への
出力命令が入力されると、　ＦＢＩ５から入力したデー
タがＰｉ４へ出力される。この一連の動作は、ＰＣｌ３
に対する操作命令のときも同様に行われる。

第２図は、第１図に示した実施例であるシングル・チッ
プ・マイクロコンビーータの一応用例であり％第１図と
同一機能のものには同一の参照記号全村しである。この
応用例では、リセット端子４には、°゛＋”または０′
のレベルの信号しか入力しない。つまり、前述の通常モ
ードでしか使用しない例で、この場合は一般的なシング
ル・チップ・マイクロコンピュータと同様の動作を行う
。

第３図は、第１図に示した実施例のシングル・チップ・
マイクロコンビーータ全２個使用し、プログラムの開発
を行う場合の応用例である。シングル・チャツプ・マイ
クロコンピュータ３０及び３１は、第１図に示したもの
と全く同一である。

ここでリセット制御回路（Ｒ，ＥＳ、Ｃ０ＮＴ）３２は
、６＋”または″０″レベル全入力されて、リセット端
子４に１−″または″Ｏｎレベルを出力する。

外部発振器（ＥＸＴ、ＣＬＫ、ＧＥＮ）３３ば、同期用
のクロック全シングル・チャツプ・マイクロコンピュー
タ３０及び３１に出力するとともに、外部命令デコーダ
（ＥＸＴ　、　ＩＤ）３４　、　　外部プログラム・カ
ウンタ（ＥＸＴ、Ｐ、Ｃ）３５．　　及びリセット制御
回路３２１Ｃも出力する。

次に、第３図に示した応用例の具体的動作全説明する。

リセット制御回路３２　ｖｃ”　０″レベルが入力され
ると、シングル・チップ・マイクロコンピュータ３０及
び３１．外部発振器３３．外部命令デコーダ３４．外部
プログラム・カウンタ３５は初期化（イニシャライズ）
される。次に、リセット制御回路３２の入力が′０″か
ら”＋”レベルに変化すると、リセット制御回路３２は
、その出力４′全外部発振器３３からの外部クロック９
′に同期して′０”から−”レベルに変化させる。この
時シングル・チップ・マイクロコンピュータ３０及び３
１はデバッグ・モードに入るが、シングル・チップ・マ
イクロコンビーータ３０の外部端子７は低レベルに固定
しであるためマスター・モードとなる。一方、シングル
・チップ・マイクロコンビーータ３Ｊの外部端子７は高
レベルに固定されでいるため、これはスレーブ・モード
になる。

また、この時、シングル・チップ・マイクロコンピュー
タ３０及び３１の内部状態は外部クロック９′によシ同
期がとられる。外部プログラム・外部プログラムカウン
タ３５で指定される番地の内容を外部命令デコーダ３４
．シングル・チップ・マイクロコンビーータ３ｏの外部
端子Ｉ）Ｃ，Ｑ３１の外部端子ＰＤＩ／ｉ：入力する。

その命令が、ＰＣにデータを出方する命令の場合は、第
１図の説明からも明らかな様に、マイクロコンピータ３
０のＰＡがら出力されたデータがマイクロコンビーータ
３１のＰＢを介して、マイクロコンピュータ３１のＰＣ
ＶＣ出力される。また、その命令がＰＣからデータ全大
刀する場合は、マイクロコンビーータ３１のＰＣＶＣ入
力されたデータが、１Ｗ１３１のＰＢを介して、マイク
ロコンピュータ３０のＰＡに入力され、命令で指定され
たＲＡＭ等に格納される。

外部命令デコーダ３４は、もし、プログラム・カウンタ
操作命令（たとえば分岐命令）がプログラム・メモリ３
６から出力されたのを検出して、分岐すべき番地全外部
プログラム・カウンタ３５ヘロードするために使用され
る。

この第３図の応用例からも明らかな様に、本第１発明に
よれば、デバッグ・モード時のみに使用されるという外
部端子がないため、外部端子利用の端子効率がきわめて
高いという事が容易に理解されよう。

第４図は本第２発明の方式全適用したシングル・チップ
・マイクロコンビーータの一実施例の構成を示すブロッ
ク図である。この中で第１図と同一のものには同一の参
照記号を付し、詳しい説明は省略する。

第１図に示す実施例では、第３図の応用例でも示した通
、０、外部にプログラム・カウンタと、命令デコーダが
必要である。

第４図の実施例では、内部のプログラム・カウンタ（Ｐ
Ｃ）４０の内容をデバッグ・モード時には、命令を入力
する端子の使用していない時間全利用して選択回路（Ｍ
ＵＸ）４１’！ｆ介しアドレス・インストラクション・
バス（ＡＩＤ）４２に出力する事ＶＣより、外部命令デ
コーダ及び外部プログラム・カウンタ全不要としている
。

次に、第５図のタイミング図を参照しながら第４図の動
作説明を行う。第５図に示した通り本実施例のマイクロ
コンピュータは、ＭＬＭ２．Ｍ３から成る３つのザイク
ルで命令全実行する。まず、Ｍｌでは外部端子ＰＣ１６
または、外部端子ＰＤ１７から入力された命令全デコー
ドし、Ｍ２で必要なデータ音読み出し、それＶＣ対する
演算を施し、Ｍ３でその演算結果全指定された場所に格
納する。この事から明らかな様に命令の入力が必要なの
はＭｌの期間だけであり、Ｍ２．Ｍ３の期間には命令を
入力してやる必要はない。このためこの実施例では、マ
スター・モードに指定された場合には、Ｍ２の期間にプ
ログラム・カウンタ４ｏの上位の内容−１ＰＣ１６に出
力し、さらに、Ｍ３の期間には、プログラム・カウンタ
４０の下位の内容’！ｒＰｃ１６に出力する。そしてＭ
ｌの期間に命令’（ｚＰｃｉ６　　がら入力する。また
、スレーブ・モードに指定されている場合は、Ｍ２及び
Ｍ３の期間では、ＰＤＩ７を高インピーダンス状態とし
、Ｍｌの期間に、命令’）ＨＰＤＩ　７よフ入力する。

以上説明した以外の動作は、第１図の実施例と全く同一
である。

第６図は、第４図に示した実施例の一応用例である。こ
の内で第３図と同一のものには同一の参照記号を付し詳
しい説明を省略する。マイクロコンビ＝−夕５０及び５
１は第４図の実施例のものと同一でちる。リセット制御
回路（ＲＥＳ、Ｃ０ＮＴ）３２によフ、リセット端子４
に加えられている″１″レベルの信号が、外部発振器（
ＥＸＴ、ＣＬＫ、ＧＥＮ）３３の出力である外部クロッ
ク９′に同期して”−”レベルに変化すると、マイクロ
コンピュータ５゜はマスター・モードに、また同５１は
スレーブ・モードに入り、互にクロック９′に同期して
第５図のＭ２のタイミング動作全開始する。外部発振器
３３は、Ｍ２の期間の後半に上位アドレス・ラッチ信号
５３全、またＭ３の期間の後半に下位アドレス・ラッチ
信号５４全アドレス・ラッチ（ＡＤ［１１，、。

ＬＡＴＣＨ）５２　ｖｃ出力する。　アドレス・ラッチ
５２は、それらの信号によυ、外部アドレス／命令バス
５６上に出力されるアドレス全ラッチし、プログラム・
メモリ（ＰＬ（、ＯＧ、ＭＥＭ、）　３６の入力とする
。

プログラム・メモリ３６は外部発振器３３からＭｌの期
間出力される命令入力信号５５に同期して、命令を外部
アドレス／命令バス５６上に出力し、その命令は、マイ
クロコンピュータ５０及び５１に入力される。

いま入力された命令が、外部端子ＰＣからデータ？内部
ＲＡＭへ入力する命令であるとすると、スレーブ・モー
ドに設定されたマイクロコンピュータ５１の端子ＰＣか
ら入力されたデータは、同５１の端子ＰＢに出力され、
マスター・モードに指定されているマイクロコンビーー
タ５０の端子ＰＡから同５０のＲＡＭへ入力される。ま
た、その命令が、ＲＡＭの内容を端子ＰＣＫ出力させる
命令の場合は、マスター・モードに指定されていルマイ
クロコンビーータ５０のＲＡＭの内容力、同５０の端子
ＰＡに出力され、スレーブ・モードに指定されているマ
イクロコンビーータ５１の端子ＰＢから入力され、同５
１の端子ＰＣから出力される。

つまり、第６図の応用例も覚３図の応用例と同じ様に、
マスター・モードに指定されているマイクロコンピュー
タの本来のポートとして使用されていないボートの操作
は、スレーブ・モードに指定されているマイクロコンピ
ュータのその命令で指定されたポートが操作されるが、
命令で指定さレタポートカ、マスター・モードのマイク
ロコンピュータの本来のボートとして使用されていると
キｖｃｒｒｓ、マスター・モードのマイクロコンピュー
タのそのボートが操作され、スレーブ・モードのマイク
ロコンピュータのそのポートは操作されない。

一般にプログラムのデバッグ時には、実行中のプログラ
ムを一時停止させたり（ブレーク機能）、１ステツプづ
つ実行させる機能（１ステツプ機能）が必要である。第
６図の応用例の点線で囲んだ機能部分７０を第７図の機
能ブロックに置き替える事により上記の目的を達成する
事が可能である。

以下第７図を参照しながらその動作を説明する。

なお、第７図のブロックのうち第６図と同じブロックＶ
Ｃは同一の参照記号を付し、その詳しい説明は省略する
。

選択回路（ＭＵＸ）７２は、一方の入力として、プログ
ラム・メモリ３６の出力ｌビットが入力され、もう一方
の入力として、アドレス・ラッチ５２ｎビツトと、分岐
命令オペレーション・コート発生器（ＪＭＰ）７１の出
力ｍピットが並列に入力される。つまり、選択回路７２
は、プログラム、メモリ３６の出力か、または、現在ア
ドレス・ラッチ５２Ｖ（ラッチされている番地（「現在
番地口という。）へ分岐せよという命令全ブレーク要求
信号７３により選択する。選択回路７２はまた、命令入
力信号５５が非活性のときその出力を高インピーダンス
にする。この命令入力信号５５が活性化されているとき
に、ブレーク要求信号７３が非活性化されているときは
、選択回路７２はプログラム・メモリ３６の出力全外部
アドレス／命令バス５６に接続する。また、ブレーク要
求信号７３が活性化されると「現在番地へ分岐せよ」と
いう命令を外部アドレス／命令バス５６上へ出力する。

これから明らかな様にブレーク要求信号７３が活性化さ
れると、マイクロコンピュータ（一般的にはマイクロプ
ロセッサ）に常に「現在番地へ分岐せよ」という命令が
入力されるため、外見上そのマイクロコンビーータは現
在番地で停止している様にみえる。このブレーク要求信
号７３をマイクロコンピュータの動作クロックに同期さ
せて、活性化させたり非活性化させたジする事により１
ステツプ動作が行える事はガ業者なら容易に想像できる
であろう。この様に第７図の応用例は、本発明によるマ
イクロコンピュータの内部にデバッグ・モードのみに使
用される回路を内蔵させなくてもブレーク動作や１ステ
ツプ動作が可能な事を示す。集積回路において、そのコ
ストは、はぼチップの面積に比例するため、この様にチ
ップ上の回路全増加させる事なく容易にブレーク動作や
１ステップ動作をさせられる事は、そのシングル・チッ
プ・マイクロコンビーータを通常モードにおいて使用す
る場合のコスト・ダウンに大いに貢□献する事は容易に
理解されるであろう。

なお、第１図及び第４図で示した実施例では、デバッグ
・モードＶＣおいては命令はすべて並列に外部よシマイ
クロコンビーータに入力する様ＶＣしているが、これは
必ずしも並列である必要はなく、シングル・チップ・マ
イクロコンピュータの外部端千載が少ない場合等ＶＣは
、直夛ＩＪ　ＶＣ入力しでも何らさしつかえない。また
、それらの実施例で、通常モードとデバッグ・モードの
切９換えにリセット端子を、また、外部からの命令入力
及びマスターとスレーブのデータ交換用の端子としてボ
ートを使用したが、他の端子を使用しても同等の効果が
得られる。

さらに、これらの実施例では、いずれも目的とするシン
グル・チップ・マイクロコンピュータを２個使用して、
プログラムの開発用に応用する様になっているが、これ
は、外部端子の都合□により２個にした壕でで、機能分
担手段全複雑ＶＣする事により、３個以上のシングル・
チップ・マイクロコンピュータ全使用してもよい。

ところで、プログラムの開発を行う場合は、単にプログ
ラムのみ全修正しながら行う事はまれで、マイクロコン
ピュータの内部の状態（たとえば、参照されたメモリの
内容等）′Ｉｋモニタしながら行う方が効率がよいが、
本発明によるシングル・チップ・マイクロコンピュータ
方式のデバッグ・モードを使用して、プログラム全開発
する場合は、マスター及びスレーブのデータ変換用に外
部に出力されているデータ・バス（第１図の実施例でマ
スター・モードのときはＰＡ１４．またスレーブ・モー
ドのとき１ｄＰＢ１５に相当する）全モニタする事によ
って、上記の目的全達成できる事は言う址でもない。

（発明の効果）以上詳細ｉ／ｉ：説明した通り、本発明の方式によれば
、前述の構成をとることによハ目的とするシングル・チ
ップ・マイクロコンピュータ全使用して、プログラムの
開発等を行なうことができ、従来の評価チップ全使用等
る場合に較べ、はるかに柔軟に′ング″゛チ・ブ°′イ
ク°ｘｙｅ７−ｐの仕様が決定できるほか、プログラム
の開発時だけに必要な外部端子全非常に少なくでき、シ
ングル・チップ・マイクロコンビーータとして使用する
場合に、外部端子の利用の端子効率がきわめて高いとこ
ろのシングル・チップ・マイクロコンピュータが伶られ
る。

【図面の簡単な説明】

第１１’＞、ｌ！’ｌ：不第１発明の方式を適用した一
実が４例のシングル・チップ・マイクロコンピュータの
構成を示すブロック図、第２図は第１図の実ｊ７ｆ１２
例の通常モードでの応用例を示すブロック図、第３図は
第１図の実施例のデパック・モードでの応用例を示すブ
ロック図、第４図は本第２発明の方式を適用した一実施
例のシングル・チップ・マイクロコンビュ、−夕の構成
を示すブロック図、第５図は第４図の実施例の動作を説
明するためのタイムチャート、第６図及び第７図は第４
図の実施例の応用例を示すブロック図である。自ＶＣないて、４′６．・・・リセット制御信号、５・・・・・・発振
器、６゜２０．４１．７２　・・・選択回路（Ｍ［Ｊ’
Ｘ　）、　７，９／スレーブ切４つ換え信号、１２・・
命令テコータ（■ＮｓＴ　、　Ｌ）ＥＣ）、１３・・・
・・ＲＯＭ、　１４・・・・・列部☆Ｊ４子ＰＡ、１５
・・・・・・外部端子Ｐ’Ｂ、１６　　・・・外部端子
ＰＣ％　１７・・・・・外部端子ｐ　Ｉ）、１８−Ｐ音
じデータ。バス、１９・１．１．算術論理ユニット（Ａ
ＬＵ）、２１　・・・プログラム・コントローラ（ＰＡ
Ｃλ２２　。、ブヨグラム、コントローラ（ＰＢ（Ｊ　２３・・・・
プログラム・コントローラ（ＰＣ（Ｊ　２４・・・・・
プログラム・コントローラ（ＰＩ）Ｃ）、　３０　、　
３１−・・−・−（第１発用］の一実施例の）シングア
し・チップ・マイクロコンピュータ、３２・・・・・・
リセット制御回路（ＲＥＤ、（１八′Ｐ）、３３・・・
・・・外部発振器（ＥＸＴ、ＣＬＫ、ＧＥＮ）　、３４
ストラクシヨン・バス（ＡＩＢ）、　　５０．５１・・
・・（第２発明の一実施例の）シングル・チップ・マイ
クロコンピュータ、５２・・・・・アドレス・ラッチ（
Ａｉ）Ｄ民ＬＡＴＣＨ）、　５３　・・上位アドレス・
ラッチイ「４号、５４・・・・・・下位アドレス・ラッ
チ信号、５５・・・・・命令入力信号、５６・・・−・
外部アドレス／命令バス、７０・・・・・・機能部分、
７１・・・・・・分岐命令オペレーション・コー）”発
１ｉ（ＪＭＰ）、７３・・・・・・ブレーク要求信号。砦４図寿５図３２０−

Claims

【特許請求の範囲】（］）　　通常モードとデバッグ・モードの２つのモー
ドに切フ換えるモード切り換え手段と、プログラム格納
メモリと、命令全デコードする命令デコーダと、複数の
外部端子と、外部端子制御手段と、前記モード切り換え
手段がデパック・モードに切シ換りているとき前記複数
の外部端子［Ｊのうちの所定の外部端子全命令入力端子ｊｔｃアータ入
出力端子に指定しかつシングル・チップマイクロコンピ
ュータ全マスター又はスレーブに指定する機能分担指定
手段とを備え、前記モード切９換え手段が通常モードに
切り換っている場合は前記命令デコーダは前記プログラ
ム格納メモリから出力される命令をデコードし、前記モ
ー白刃り換え手段がデバッグ・モードに切り換っている
場合は前記命令デコーダは前記機能分担指定手段によ−
り命令入力端子に指定された前記外部端子から入力され
た命令全デコードし、もし前記シングル・チップ・マイ
クロコンピュータがスレーブに指定されており前記命令
入力端子・データ入出力端子のいずれにも指定されてい
ない前記外部端子全操作する命令がデコードされた場合
は該外部端子を操作するためのデータを前記データ入出
力端子に指定された前記外部端子、］ｌ：、！ｌ）入力
又は出力し、もし前記シングル・チップ・マイクロコン
ピュータがマスターに指定されており前記命令入力端子
種たは前記データ入出力端子に指定された前記外部端子
全操作する命令がデコードされｆＣ場合には該外部端子
全操作すべきデータ全前記データ入出力端子に指定され
た前記外部端子に出力または入力すること全特徴とする
シングル・チップ・マイクロコンピータ方式。（２）通常モードとデバッグ・モードの２つのモードに
切フ換えるモード切換手段と、プログラム格納メモリと
、命令をデコードする命令デコーダと、複数の外部端子
と、外部端子制御手段と、プログラム・カウンタと、前
記モード切、り換え手段がデパック・モードに切り換っ
ているとき前記複数の外部端子のうちの所定の外部端子
全命令入力端子またｂｉデデー人出方端子に指定しかつ
シングル・チップ・マイクロコンビーータをマスター又
はスレーブに指定する機能分担指定手段と全備え、前記
モード切り換え手段が通常モードに切フ換っている場合
は前記命令デコーダは前記格納メモリから出力される命
令全デコードし、前記モード切り換え手段がデバッグ・
モードに切フ換っている場合は前記命令デコーダは所定
のタイミングにしたがって前記プログラム・カウンタか
ら前記機能分担指定手段により命令入力端子に指定され
た前記外部端子を介して入力された命令をデコードし、
もし前記シングル・チップ・マイクロコンピュータがス
レーブに指定されており前記命令入力端子・データ入出
力端子のいずれにも指定されていない前記外部端子を繰
作する命令がデコードされた場合は該外部端子全繰作す
るためのデータ全前記データ入出力端子に指定された前
記外部端子より入力または出力し、もし前記シングル・
チップ・マイクロコンピュータがマスターに指定されて
おフ前記命令入力端子または前記データ入出力端子に指
定された前記外部端子を繰作する命令がデコードされた
場合には該外部端子全操作すべきデータ全前記データ入
出力端子ＶＣ指定された前記外部端子に出力または入力
することを特徴とするシングル・チップ・マイクロコン
ピュータ方式。