JPH02296413A - データ選択回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば衛星放送受信機におけるＰＣＭ音声
データの選択制御回路に関する。

〔発明の概要］ この発明は、例えば衛星放送受信機におけるＰＣＭ音声
データの選択制御回路において、ＰＣＭデコード用ＩＣ
から取り出すチャンネル数が少ないときには、その取り
出し制御用のデータのデータ量を少なくすることにより
、制御回路の負担を軽くしたものである。

（従来の技術） 衛星放送における音声信号は、ＰＣＭ信号化されている
が、これにはモードＡとモードＢとがある。

すなわら、モードへの放送時には、 Ａ１　ニステレオの左チャンネルまたは主音声のＰＣＭ
音声データ Ａ２　ニステレオの右チャンネルまたは副音声のＰＣＭ
音声データ Ａ、ｊ第１の独立音声チャンネルのＩ）ＣＭ音声データ
など Ａ４　＝第２の独立音声チャンネルのＰＣＭ音声データ
など の４チヤンネルのデータＡ、〜Ａ、が伝送される。

また、モートＢの放送時には、 Ｂ１　ニステレオの左チャンネルのＰＣＭ音声データ Ｂ：　ニステレオの右チャンネルのＰＣＭ音声データ の２チヤンネルのデータＢ＋　、Ｂ２が伝送される。

なお、どちらのモードのときも、各種の制御信号及び補
助データが付加されて伝送される。

このように、衛星放送においては、複数の音声チャンネ
ルが設けられているので、そのＰＣＭ信号から音声信号
をデコードするデコーダＩＣは、例えば第３図のように
構成されている。

すなわち、同図において、（１）はそのデコーダＩＣを
示し、鎖線で囲った部分か１チツプＩＣ化されている。

そして、このＩｃ（１）において、（１０）はデコーダ
回路を示し、このデコーダ回路（ｌＯ）には、外部の旧
叶Ｓに復調回路（図示せず）において復調されたシリア
ルの復調データＤ、が、端子（２１）を通じて供給され
る。すると、このデコーダ回路（ｌＯ）においては、デ
ータＤ、に含まれるＰＣＭ音声音声データー１〜Ａ４は
、Ｂｌ、Ｂｇに対し°Ｃエラー訂正及びエラー修正など
が行われるとともに、モードＡのときにはデータＡ、〜
Ａ、が互いに分離されて、かつ、それぞれシリアルに出
力され、モードＢのときには、データＢ、、１３．が互
いに分離されて、かつ、それぞれシリアルに出力される
。

そして、ごれらデータＡ１〜Ａ４または、Ｂ、。

Ｂ２が、セレクタ回路（１１）〜（１３）に供給される
。

この場合、セレクタ回路（１１）は、ゲート回路及び並
列入力・直列出力のレジスタなどを有し、データＡ、〜
Ａ４またはＢ、、Ｂ、の中からユーザーの指定した２チ
ヤンネルのデータを選択するとともに、その選択した２
チヤンネルのデータを１つのシリアルデータＩｌｌに変
換して出力するものであり、そのシリアルデータ＃ｌは
端子（２１）に取り出される。

また、セレクタ回路（１２）、　（１３）もセレクタ回
路（１１）と同様であり、端子（２２）、　（２３）に
シリアルデータ１１と同様のシリアルデータ１２．　ｌ
１３がそれぞれ取り出される。

さらに、（１４）はその出力データｌｌ−１３の選択制
ｆｉ１回路を示し、これには端子（２４）〜（２６）を
通じて制御信号ＣＩＩＤＴ、　　クロックＣＫ及びスト
ローブ信号５ＴＲＢが供給される。この場合、信号Ｃ！
ＩＤＴは、端子（２１）〜（２３）に出力されるデータ
１１−１３を、データＡｔ〜Ａｍ　、Ｂ＋　、Ｂｇのう
ちのどの２つのデータにするかを指定する信号である。

そして、例えばデー＃ｌとして、 １、データＡｔ、Ａ＋　　　ｉ＋、データＡｔ　、　　
Ａｔ１ｉｉ　、データＡｔ　、　　Ａ２　　　ｔＶ、デ
ータＡ、、Ａ３Ｖ、データＡ４　、　　Ａ４　　　ｖｉ
、データＢ、、Ｂ。

などの組み合わせが考えられ、したがって、データ１１
の内容（データＡ、〜Ａ４．Ｂ、、Ｂりを指定するため
に、少なくとも３ビツトが必要であり、同様にデータ１
２．　Ｉｔ３の内容を指定するためにも、それぞれ３ビ
ツトが必要なので、信号ＣＩＩＤＴは、９ビツト（＝３
ビット×３出力）のシリアルデータとされる。

また、クロックＣＫは、信号ＣＩＩＤＴに対するビット
クロツタ、ストローブ信号５ＴＲＢは、信号ＣＨＤＴの
ストローブ用である。

さらに、デコーダ（１０）からは、現在の放送がモ−ド
ＡであるかキードＢであるかを示すモー１、信号ＭＯＤ
Ｅが取り出され、この信η間叶は端子（２９）に出力さ
れる。

したがって、このデコーダＩＣ（＋）は、第４図に示す
ように使用される。

すなわち、同図Ａは、ＩＣ（１）が高級な衛星放送受信
機に使用された場合を示し、（８１）〜（８３）は２チ
ヤンネルのＤ／Ａコンバータ、（９）はシステムコント
ロール用のマイクロコンピュータを示し、このマイコン
（９）から信号ＣＩＩＤＴ、Ｃに、　５ＴＲＢ力月Ｃ（
１）に供給されるとともに、ＩＣ（１）からモード信号
ＭＯＤ［Ｅがマイコン（９）に供給される。

したがって、この場合には、キードへの放送時には、Ｄ
／Ａコンバータ（８１）からデータＡ、　　　Ａ。

によるステレオ信号を取出し、Ｄ／Ａコンバータ（８２
）からはデータＡ３による第１の独立音声信号を取り出
し、Ｄ／Ａコンバータ（８３）からやはりデータＡ、、
Ａ、によるステレオ信号を取り出すなどというこ七がで
き、最も多い機能を持たせるとこができる。

また、同図Ｂは、例えば中級の衛星放送受信機に使用さ
れ、２つのＤ／Ａコンバータ（８１）、　（８２）が接
続された場合で、やはり多くの機能を持たせるとこがで
きる。

さらに、同図Ｃは、いわゆるラジカセなどの普及機に使
用され、コンバータ（８１）だけが接続された場合であ
る。

このように、上述のデコーダＩＣ（１）は、３チヤンネ
ルのデータ＃１〜＃３を出力できるとともに、その各チ
ャンネルを独立して出力することができるので、衛星放
送受信機であれば、その受信機のランクに関係なく、高
級機から普及機まで広く使用できる。したがって、使用
される受信機のランクごとにデコーダＩＣを容易してお
く必要がなく、また、広く使用できるので、量産効果も
大きく、コストダウンができる。

〔発明が解決しようとする課題〕

きころで、上述のｔｃ（３）を例えば第４図Ｃに示すよ
うに、普及機に使用した場合には、出力データ１１のチ
ャンネルだけしか使用していないので、このときの制御
信号ＣＩＩＤＴも本来ならば３ビツトでよいはずである
。

しかし、上述のＩＣ（３）においては、使用している出
力チャンネルがたとえ１チヤンネルであっても全部の出
力チャンネル分、すなわち、３チヤンネル分の９ビツト
の信号Ｃ１１１］　Ｔを必要としてしまい、ごれではマ
イコン（９）の負担が大きくなってしまう。

特に、出力チャンネルを１チヤンネルしか使用しないの
は普及機であり、マイコン（９）自体も簡単な例えは４
ビツトマイコンなどであるから、よけい負１旦が大きく
なってしまう。また、３ヒーツトしか必要としないのに
、９ビツトの信号ＣＩＩＤＴを［Ｃ（１）に送らなけれ
ばならないので、処理時間も長くなってしまう。

この発明は、このような問題点を解決しようとするもの
である。

（課題を解決するための手段） このため、この発明においては、　出力チャンネルのチ
ャンネル数をｍチャンネル（ｍ≧２）１つの出力チャン
ネルの内容を指定するのに必要なビット数をｎビット（
ｎ≧１）、使用するチャンネルの数をにチャンネル（１
≦ｋ≦ｍ）とするとき、ｍ個のセレクタ回路と、ｒｎ　
ｘ　ｎ段の直列入力・並列出力のシフトレジスタと、ｍ
×ｎビットのラッチとを有し、ｎ×ｋビットの制御信号
を、上記シフトレジスタにシリアルに供給し、このシフ
トレジスタの内容を、上記ラッチを通じて上記セレクタ
回路に制御信号として供給するとともに、上記制御信号
の最後のｎビットを上記出力チャンネルのうちの１つの
出力チャンネルの制御信号とし、以後、上記制御信号を
ｎビットずつ順次さかのぼって上記出力チャンネルの各
出力チャンネルの制御信号に割り付けることにより、ｎ
×ｋビットの上記制御信号によって上記出ツノチャンネ
ルの内容を選択するようにしたデータ選択回路とするも
のである。

〔作用〕

使用している出力チャンネルの数に比例したビット数の
制御信号ＣＩＩＤＴを供給するだけで、必要な出力を得
ることができる。

（実施例〕 第１図において、９段の直列人力・並列出力のシフトレ
ジスタとして、９個のＤフリップフロップ（旧）〜（４
９）が設けられ、それらの入力端■）と出力端Ｑとが縦
続接続されるとともに、フリップフロップ（４１）の入
力端りが端子（２４）に接続され、フリップフロップ（
４１）〜（４９）のクロック入力端が端子（２５）に接
続される。

さらに、９ビツトのラッチ（５σ）が設けられ、それら
の入力端Ｄ１〜Ｄ、が、フリップフロップクロック入力
端が端子（２６）に接続される。そして、ラッチ出力端
Ｑ、〜Ｑ、、Ｑ、〜Ｑ、、Ｑ、−Ｑ。

の各出力が、セレクタ回路（１１）〜（１３）にその制
御信号としてそれぞれ供給される。

そして、第４図Ａに示すように、セレクタ回路（１１）
〜（１３）から出力データ＃１−１１３をそれぞれ取り
出すときには、第２図Ａに示すように、９ビツトの制御
信号ＣＩＩＤＴと、９ビツトのクロックＣＫと、はぼ９
ビツト長のストローブ信号５ＴＲＢとが、マイコン（９
）から端子（２４）〜（２６）に供給される。ただし、
この場合、信号ＣＩＩＤＴにおいて、先頭の３ビットｂ
９〜ｂ、は、出力データｌＩ３の内容を指定するビット
であり、中央の３ビットｈａ−ｂ４は、出力データＩ２
の内容を指定するビットであり、最後の３ピツ）ｂｉ〜
ｂ、は、出力データ１１の内容を指定するビットである
。

そして、このような信号ＣＩＩＤＴ、ＣＫ、５ＴＲＢが
供給されると、クロックＣにの立ち上がりごとに、信号
ＣＩＩＤＴが１ビツトずつフリップフロップ（４１）に
取り込まれるとともに、フリップフロップ（４９）の方
向にシフトされていく。そして、信号Ｃ１１口Ｔのすべ
てのビットｂ９〜ｂ曙がフリシブフロップ（４１）〜（
４９）にそれぞれ取り込まれ、次に、ストローブ信号５
ＴＲｎが立ち上がると、その立ち上がりにより、フリッ
プフロップ（４１）〜（４９）に取り込まれている信号
ＣｌＩＤ↑がラッチ（５０）にラッチされ、信号ＣＩＩ
　Ｄ　Ｔのビットｂ。

〜ｂ’＋、ｂｎ〜ｂ、、ｂ、〜ｂ、がセレクタ回路（１
１）〜（１３）にぞれぞれ供給される。

したがって、出力データ■〜Ｉ１３は、信号ＣＩＩＤＴ
で指定した内容となり、対応する音声信号がコンバータ
（８１）〜（８３）からそれぞれ取り出される。

また、第４図Ｂに示すように、セレクタ回路（１１）、
　（１２）から出力データＩｌｌ、　１１２をそれぞれ
取り出すときには、第２図Ｂに示すように、６ビツトの
制御信号ＣＩＩＤＴと、６ビツトのクロックＣＸと、は
ぼ６ビツト長のストローブ信号５ＴＲＢとが供給される
。

すると、同図Ａの場合と同様にして、信号ＣＩＩ　Ｄ　
Ｔの６ビツトのす、−ｂ、がラッチ（５０）にラッチさ
れてセレクタ回路（１１）、　（１２）に供給されるの
で、出力データＩＩ、　１２は信号ＣＩＩＤＴで指定し
た内容となり、対応する音声信号がコンバータ（８１）
、　（８２）からそれぞれ取り出される。

なお、このとき、セレクタ回路（１３）には、ラッチ（
５０）の出力端Ｑ、〜Ｑ、からランダムな信号が供給さ
れることになるが、セレクタ回路（１３）には、コンバ
ータ（８３）が接続されていないので、問題はない。

さらに、第４図Ｃに示すように、セレクタ回路（１１）
だけから出力データＩＩを取り出すときには、第２図Ｃ
に示すように、３ビツトの制御信号ＣＩＩＤＴと、３ビ
ツトのクロックＣにと、はぼ３ビツトの長のストローブ
信号５ＴＲＢとが供給される。

したがって、この場合には、セレクタ回路（１１）にの
み制御信号ＣＩＩＤＴが供給され、出力データ１１は信
号Ｃ１１口Ｔの指定した内容となり、対応する音声信号
がコンバータ（８１）から取り出される。

こうして、この発明によれば、必要な出力チャンネルの
数を変更できるととも、各出力チャンネルに独立にＰＣ
Ｍ音声データを取り出すことができるが、この場合、特
にこの発明によれば、第２図にも示すように、必要な出
力チャンネルの数に比例したビット数の制御信号ＣＩＩ
ＤＴを供給すればよいので、マイコン（９）の負ｌｕが
軽くなる。特に普及機においては、マイコン（９）とし
て処理能力の低いマイコンを使用でき、コストダウンを
はかることができる。

また、出力チャンネルの数の少ないときには、制御信号
ＣＩＩＤＴのビット数も少なくなるので、処理時間も短
縮され、この点からも処理能力の低いマイコンを使用し
てコストダウンをはかることができ、あるいは、マイコ
ン（９）は短縮された処理時間に他の処理を行うことも
でき、ｉ能を拡大できる。

なお、上述においては、出力チャンネルが出力データ１
１〜＃３の３チヤンネルで、かつ、１出力チヤンネルあ
たりに必要なピント数が３ビツトの場合であるが、出力
チャンネルがｍチャンネルで、■出力チャンネルあたり
に必要なビット数がｎビットの場合には、フリップフロ
ップ（４１）〜（４９）の（５０）もｍ×ｎビットとす
ればよく、信号ＣＩＩＤＴ、ＣＫ。

５ＴＲＩ（もｒ１ビット単位とすればよい。

〔発明の効果〕

この発明によれば、第２図にも示すように、必要・な出
力チャンネルの数に比例したビット数の制御信号ＣＩＩ
ＤＴを供給すればよいので、マイコン（９）の負担が軽
くなる。特に普及機においては、マイコン（９）として
処理能力の低いマイコンを使用でき、コストダウンをは
かることができる。

また、出力チャンネルの数の少ないときには、制御信号
ＣＩＩＤＴのビット数も少なくなるので、処理時間も短
縮され、この点からも処理能力の低いマイコンを使用し
てコストダウンをはかることができ、あるいは、マイコ
ン（９）は短縮された処理時間に他の処理を行うことも
でき、機能を拡大できる。

【図面の簡単な説明】

第１図はこの発明の一例の接続図、第２図〜第４図はそ
の説明のための図である。 （１０）はデコーダ、（１１）〜（１３）はセレクタ回
路、（１４）は選択制御回路、（４１）〜（４９）はＤ
フリップフロップ、（５０）はラッチである。

Claims (1)

1. 【特許請求の範囲】 出力チャンネルのチャンネル数をｍチャンネル（ｍ≧２
   ）、１つの出力チャンネルの内容を指定するのに必要な
   ビット数をｎビット（ｎ≧１）、使用するチャンネルの
   数をｋチャンネル（１≦ｋ≦ｍ）とするとき、 ｍ個のセレクタ回路と、 ｍ×ｎ段の直列入力・並列出力のシフトレジスタと、 ｍ×ｎビットのラッチとを有し、 ｎ×ｋビットの制御信号を、上記シフトレジスタにシリ
   アルに供給し、 このシフトレジスタの内容を、上記ラッチを通じて上記
   セレクタ回路に制御信号として供給するとともに、 上記制御信号の最後のｎビットを上記出力チャンネルの
   うちの１つの出力チャンネルの制御信号とし、 以後、上記制御信号をｎビットずつ順次さかのぼって上
   記出力チャンネルの各出力チャンネルの制御信号に割り
   付けることにより、 ｎ×ｋビットの上記制御信号によって上記出力チャンネ
   ルの内容を選択するようにしたデータ選択回路。