JPS58215816A - リング発振器 - Google Patents
リング発振器Info
- Publication number
- JPS58215816A JPS58215816A JP57099712A JP9971282A JPS58215816A JP S58215816 A JPS58215816 A JP S58215816A JP 57099712 A JP57099712 A JP 57099712A JP 9971282 A JP9971282 A JP 9971282A JP S58215816 A JPS58215816 A JP S58215816A
- Authority
- JP
- Japan
- Prior art keywords
- gates
- ring oscillator
- fan
- output
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、リング発振器の構成内容に関するものである
。
。
従来のリング発振器は、複数の一人力−出力の逆相論理
ゲート１−奇数個鎖状に接続し、外部から信号を印加す
ることなく、電源電圧を印加するだけでゲートの単体伝
播遅延時間及び接続段数によシ決定される周波数の発振
出力波形がゲートの各出力から得られることを特徴とし
ている。第１図に従来のリング発振器の例を示す。論理
ゲートＧ１〜Ｇ７は逆相の出力を互いに次段ゲートに入
力し、鎖状に接続することによ多構成されている。
ゲート１−奇数個鎖状に接続し、外部から信号を印加す
ることなく、電源電圧を印加するだけでゲートの単体伝
播遅延時間及び接続段数によシ決定される周波数の発振
出力波形がゲートの各出力から得られることを特徴とし
ている。第１図に従来のリング発振器の例を示す。論理
ゲートＧ１〜Ｇ７は逆相の出力を互いに次段ゲートに入
力し、鎖状に接続することによ多構成されている。
ここで論理ゲート１段の伝播遅延時間ｔ−ｔとしゲート
Ｇ７への入力が０レベル（低レベル）と考えた場合、そ
の信号が逆相ゲートによシ反転されながらグー）Ｇ７の
出力へ伝播するまでの時間、すなわち７ｔの間は０レベ
ルを保持することになる。
Ｇ７への入力が０レベル（低レベル）と考えた場合、そ
の信号が逆相ゲートによシ反転されながらグー）Ｇ７の
出力へ伝播するまでの時間、すなわち７ｔの間は０レベ
ルを保持することになる。
しかし７ｔｔ−越えるとグー）Ｇｌへはルベル（高レベ
ル）が入力することになる。従って出力０ＵＴ１で観測
した時、７を毎に出力レベルが反転する。故に一周期１
４ｔの発振器が得られたことになる。このような性質金
利用し集積回路では、その構成の答易さから単体論理ゲ
ートの伝播遅延時間の評価等に使用されてきた。更に近
時、リング発振器をチェックしようとする回路と共にウ
ェハー上に配置し、ウェハーチェック時にリング発振器
の発振周波数を測定することによシウエノ・−の変流特
性の良否を判定する方法が利用されるようになり几。し
かし、集積回路の大規模化、高速化、論理の複雑化に伴
い、ファン・イン、ファン・アウト、配線容量による遅
延の占める割合が大きくなシ単体論理ゲートによるリン
グ発振器では、前記のように利用し念場合集積回路全体
の交流特性全推定することが困難になってきた。
ル）が入力することになる。従って出力０ＵＴ１で観測
した時、７を毎に出力レベルが反転する。故に一周期１
４ｔの発振器が得られたことになる。このような性質金
利用し集積回路では、その構成の答易さから単体論理ゲ
ートの伝播遅延時間の評価等に使用されてきた。更に近
時、リング発振器をチェックしようとする回路と共にウ
ェハー上に配置し、ウェハーチェック時にリング発振器
の発振周波数を測定することによシウエノ・−の変流特
性の良否を判定する方法が利用されるようになり几。し
かし、集積回路の大規模化、高速化、論理の複雑化に伴
い、ファン・イン、ファン・アウト、配線容量による遅
延の占める割合が大きくなシ単体論理ゲートによるリン
グ発振器では、前記のように利用し念場合集積回路全体
の交流特性全推定することが困難になってきた。
本発明は、リング発振器の単体ゲートにファン・イン、
アアン・アウト、負荷容量などを付加し、実際に使用し
ている回路（チェックの対照としている回路）に近似さ
せたリング発振器を具備することにより上記欠点を解消
し、よシ正確な交流特性が推定できるリング発振器全提
供するものである。
アアン・アウト、負荷容量などを付加し、実際に使用し
ている回路（チェックの対照としている回路）に近似さ
せたリング発振器を具備することにより上記欠点を解消
し、よシ正確な交流特性が推定できるリング発振器全提
供するものである。
本発明はリング発振器において複数入力の論理ゲート及
び複数の負荷ゲート、負荷配線容量金該論理ゲート間に
有することを特徴として構成される。
び複数の負荷ゲート、負荷配線容量金該論理ゲート間に
有することを特徴として構成される。
又、本発明の一態様によれば本発明のリング発振器は、
前記論理ゲートが複数の種類の電力全消費すること全特
徴として構成される。
前記論理ゲートが複数の種類の電力全消費すること全特
徴として構成される。
更に又、本発明の他の一態様によれば本発明のリング発
振器は、前記論理ゲートが同相出力と逆相出力を混用し
ている仁と全特徴として構成される。
振器は、前記論理ゲートが同相出力と逆相出力を混用し
ている仁と全特徴として構成される。
以下図面を用い本発明のリング発振器について詳述する
。
。
第２図は本発明による一実施例を示す。図中０１１〜Ｇ
１７はファン拳イン２の逆相論理ゲート。
１７はファン拳イン２の逆相論理ゲート。
０２１〜Ｇ２７は負荷ゲー）、０ＵＴ１１は出力端子で
ある。従来のリング発振器と同様に動作するがファン・
イン２．ファン・アウト２と負荷が含まれたリング発振
器となっている点が異なる。
ある。従来のリング発振器と同様に動作するがファン・
イン２．ファン・アウト２と負荷が含まれたリング発振
器となっている点が異なる。
従って出力０ＵＴＩＩではファン・イン、ファン・アウ
トによるゲートの遅れも加わった周期で発振波形が観測
される。ゲート１段による遅れ′ｔ−ｔ。
トによるゲートの遅れも加わった周期で発振波形が観測
される。ゲート１段による遅れ′ｔ−ｔ。
ファン・イン１による遅れ２ｔ、工、ファン・アウトに
よる遅れ１−１．ｏ とすると１段当シの遅延時間は（
ｊ＋ｔ、１＋ｔＦ□）となシ、７段の発振器である本回
路では１４（ｔ＋ｔＦ□＋’ＦＯ）の周期の発振波形が
得られる。従ってこのような回路の周波数を測定するこ
とによシ、出力を当たるだけでファン・イン、ファン・
アウトがついた状態のゲート当シの遅延時間が得られる
ことになる。このような実使用回路に近いリング発振器
全利用することによシ、集積回路では判定しようとする
他の回路と共にリング発振益金ウェハーに配置し、ウェ
ハーチェックの際にそのウェハーの交流特性の良否を判
定することが可能である。この方法による判定は負荷の
無い単体ゲートによるリング発振器に比ベファン・イン
、ファン・アウトなどよシ多くの要素を含んでいるため
よシ総金的な判定が可能となシ非常に有効である。すな
わちゲート自体の遅れ以外のプロセス的要素のバラツキ
を含めて総合的に判定出来ることとなる。このリング発
振器は同一ウニバー上の判定しようとする回路に近いフ
ァン・イン、ファン・アウトあるいは負荷・論理状態を
使用することが望ましい。従って第３図に示すように配
線を付加することによる容量負荷。
よる遅れ１−１．ｏ とすると１段当シの遅延時間は（
ｊ＋ｔ、１＋ｔＦ□）となシ、７段の発振器である本回
路では１４（ｔ＋ｔＦ□＋’ＦＯ）の周期の発振波形が
得られる。従ってこのような回路の周波数を測定するこ
とによシ、出力を当たるだけでファン・イン、ファン・
アウトがついた状態のゲート当シの遅延時間が得られる
ことになる。このような実使用回路に近いリング発振器
全利用することによシ、集積回路では判定しようとする
他の回路と共にリング発振益金ウェハーに配置し、ウェ
ハーチェックの際にそのウェハーの交流特性の良否を判
定することが可能である。この方法による判定は負荷の
無い単体ゲートによるリング発振器に比ベファン・イン
、ファン・アウトなどよシ多くの要素を含んでいるため
よシ総金的な判定が可能となシ非常に有効である。すな
わちゲート自体の遅れ以外のプロセス的要素のバラツキ
を含めて総合的に判定出来ることとなる。このリング発
振器は同一ウニバー上の判定しようとする回路に近いフ
ァン・イン、ファン・アウトあるいは負荷・論理状態を
使用することが望ましい。従って第３図に示すように配
線を付加することによる容量負荷。
電力の違うゲートが混在している回路の判定については
電力レベルの混用、同相・逆相ゲートの全体に占める割
合の観点から同相ゲート金も含めたリング発振器へと発
展させることができる。更にＤＡ（自動設計）の進歩に
よシコンピユータ計算によシ求まっ几被判定回路の平均
配線長、ファン・イン、ファン・アウト等によシそれに
対応するリング発振器を自動的に配線配置することも可
能になると考えられる。
電力レベルの混用、同相・逆相ゲートの全体に占める割
合の観点から同相ゲート金も含めたリング発振器へと発
展させることができる。更にＤＡ（自動設計）の進歩に
よシコンピユータ計算によシ求まっ几被判定回路の平均
配線長、ファン・イン、ファン・アウト等によシそれに
対応するリング発振器を自動的に配線配置することも可
能になると考えられる。
以上詳述したように本発明によるリング発振器は、プロ
セスの総合的なバラツキによる総合的な交流特性の判定
、評価に非常に有効であシ、容易に総合的な遅延時間の
正確な情報が得られるためウェハー状態でのそのウェノ
・−の交流特性の評価における効果は犬である。
セスの総合的なバラツキによる総合的な交流特性の判定
、評価に非常に有効であシ、容易に総合的な遅延時間の
正確な情報が得られるためウェハー状態でのそのウェノ
・−の交流特性の評価における効果は犬である。
第１図は従来のリング発振器、第２図は本発明によシフ
アン・イン、ファン・アウトを付加したリング発振器の
一例、第３図は本発明による配線容量、同相ゲート、異
なる電力のゲート金付加したリング発振器の一例。 図中０１〜Ｇ７．Ｇｌｌ〜Ｇ１７．Ｇ３１−Ｇ３７・・
・・・・論理ゲート、Ｇ２１−０２７，０４１〜Ｇ４７
・・・・・・負荷ゲート、０ＵＴＩ、１１．２１・・・
・・・リング発振器の出力を示す。
アン・イン、ファン・アウトを付加したリング発振器の
一例、第３図は本発明による配線容量、同相ゲート、異
なる電力のゲート金付加したリング発振器の一例。 図中０１〜Ｇ７．Ｇｌｌ〜Ｇ１７．Ｇ３１−Ｇ３７・・
・・・・論理ゲート、Ｇ２１−０２７，０４１〜Ｇ４７
・・・・・・負荷ゲート、０ＵＴＩ、１１．２１・・・
・・・リング発振器の出力を示す。
Claims (1)
- 複数入力の論理ゲート及び複数の負荷ゲート、負荷配線
容量を該論理ゲート間に有すること特徴とするリング発
振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57099712A JPS58215816A (ja) | 1982-06-10 | 1982-06-10 | リング発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57099712A JPS58215816A (ja) | 1982-06-10 | 1982-06-10 | リング発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58215816A true JPS58215816A (ja) | 1983-12-15 |
Family
ID=14254682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57099712A Pending JPS58215816A (ja) | 1982-06-10 | 1982-06-10 | リング発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58215816A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0313229A2 (en) * | 1987-10-23 | 1989-04-26 | Control Data Corporation | VSLI chip with ring oscillator |
-
1982
- 1982-06-10 JP JP57099712A patent/JPS58215816A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0313229A2 (en) * | 1987-10-23 | 1989-04-26 | Control Data Corporation | VSLI chip with ring oscillator |
| EP0313229A3 (en) * | 1987-10-23 | 1990-07-04 | Control Data Corporation | Vsli chip with ring oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100237504B1 (ko) | 프로세스 모니터링 회로 및 그 모니터링 방법 | |
| US5486786A (en) | Process monitor for CMOS integrated circuits | |
| JP2760284B2 (ja) | 半導体集積回路装置 | |
| US4418418A (en) | Parallel-serial converter | |
| EP0463243B1 (en) | Semiconductor integrated circuit including a detection circuit | |
| US5631596A (en) | Process monitor for CMOS integrated circuits | |
| JPS58215816A (ja) | リング発振器 | |
| KR100211230B1 (ko) | 열밸런스회로 | |
| JP2859189B2 (ja) | タイミングエラー検出回路 | |
| JPH0547128B2 (ja) | ||
| JPS60192276A (ja) | 論理ｌｓｉのテスト方式 | |
| US6400188B1 (en) | Test mode clock multiplication | |
| JPH0352692B2 (ja) | ||
| JPH11166960A (ja) | 半導体集積回路の良品選別方式および半導体集積回路 | |
| JPH04265873A (ja) | 遅延時間測定回路付論理回路 | |
| JPH04242178A (ja) | リングオシレータ回路 | |
| KR100259353B1 (ko) | 효율적인 지연시간 측정을 위한 링 발진기 회로 | |
| JPH04109183A (ja) | 遅延試験方式 | |
| JPH04160377A (ja) | 半導体集積回路 | |
| JPS6376516A (ja) | 集積回路 | |
| JPH112662A (ja) | 半導体装置 | |
| JPH05196757A (ja) | 遅延時間測定回路 | |
| JPH0221146B2 (ja) | ||
| Sureshkumar et al. | An improved deductive fault simulator | |
| JP3246482B2 (ja) | 出力遅延時間測定用テスト方法およびそのテスト回路 |