JPH05251534A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05251534A JPH05251534A JP3303678A JP30367891A JPH05251534A JP H05251534 A JPH05251534 A JP H05251534A JP 3303678 A JP3303678 A JP 3303678A JP 30367891 A JP30367891 A JP 30367891A JP H05251534 A JPH05251534 A JP H05251534A
- Authority
- JP
- Japan
- Prior art keywords
- test
- internal circuit
- burn
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路装置の初期不良除去のため実施
されるスタティックバーンイン試験とダイナミックバー
ンイン試験とを同時に実施する。 【構成】半導体集積回路装置の内部にダイナミックバー
ンイン試験用の発振回路を内蔵させ、この発振回路に接
続した内部回路部でダイナミックバーンイン試験を行
い、この発振回路に接続しない内部回路部でスタティッ
クバーンイン試験を行なうようにした。 【効果】２種類のバーンイン試験が同時に実施できるの
で、効率的なスクリーニングが可能となる。
されるスタティックバーンイン試験とダイナミックバー
ンイン試験とを同時に実施する。 【構成】半導体集積回路装置の内部にダイナミックバー
ンイン試験用の発振回路を内蔵させ、この発振回路に接
続した内部回路部でダイナミックバーンイン試験を行
い、この発振回路に接続しない内部回路部でスタティッ
クバーンイン試験を行なうようにした。 【効果】２種類のバーンイン試験が同時に実施できるの
で、効率的なスクリーニングが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
係わり、特に効率的なスクリーニングを可能とする半導
体集積回路装置に関する。
係わり、特に効率的なスクリーニングを可能とする半導
体集積回路装置に関する。
【０００２】
【従来の技術】半導体集積回路装置の製造工程において
発生する初期的な不良をスクリーニングする手段とし
て、ダイナミックバーンイン試験とスタティックバーン
イン試験とが行なわれる。
発生する初期的な不良をスクリーニングする手段とし
て、ダイナミックバーンイン試験とスタティックバーン
イン試験とが行なわれる。
【０００３】図３にスタティックバーンイン試験を示
す。内部回路部１０に複数の入力端子１〜４および複数
の出力端子５〜８が接続されている。入力端子１，３は
プルアップ抵抗１２を通して電源電圧（ＶＣＣ）線に接
続され、Ｈレベルに固定される。一方、入力端子２，４
はプルダウン抵抗１３を通して接地線に接続され、Ｌレ
ベルに固定される。そして一定の電源電圧を電源端子
（図示せず）に印加してスタティックバーンイン試験を
行なう。
す。内部回路部１０に複数の入力端子１〜４および複数
の出力端子５〜８が接続されている。入力端子１，３は
プルアップ抵抗１２を通して電源電圧（ＶＣＣ）線に接
続され、Ｈレベルに固定される。一方、入力端子２，４
はプルダウン抵抗１３を通して接地線に接続され、Ｌレ
ベルに固定される。そして一定の電源電圧を電源端子
（図示せず）に印加してスタティックバーンイン試験を
行なう。
【０００４】図４にダイナミックバーンイン試験を示
す。図３と同じ半導体集積回路装置において入力端子１
〜４に外部の発振回路９を接続し、これにより内部回路
部１０を動作させて行なう。
す。図３と同じ半導体集積回路装置において入力端子１
〜４に外部の発振回路９を接続し、これにより内部回路
部１０を動作させて行なう。
【０００５】従来技術においては、同一の半導体集積装
置において、上記ダイナミックバーンイン試験とスタテ
ィックバーンイン試験をそれぞれ別々に行なっていた。
置において、上記ダイナミックバーンイン試験とスタテ
ィックバーンイン試験をそれぞれ別々に行なっていた。
【０００６】
【発明が解決しようとする課題】スタティックバーンイ
ン試験は、集積回路のペレットの汚染やペレット傷等の
比較的広範囲な領域におよぶ欠陥の発見に有効と考えら
れ、試験回路も簡単なために一般的によく利用される。
一方、ダイナミックバーンイン試験は、集積回路の内部
回路部を動作させるため、動作させる素子部の狭い領域
での欠陥（ピンホール、微小異物等）の検出に適してい
るといえる。従って、これら２種類のバーンイン試験を
別々に実施しなければならないという問題点があった。
ン試験は、集積回路のペレットの汚染やペレット傷等の
比較的広範囲な領域におよぶ欠陥の発見に有効と考えら
れ、試験回路も簡単なために一般的によく利用される。
一方、ダイナミックバーンイン試験は、集積回路の内部
回路部を動作させるため、動作させる素子部の狭い領域
での欠陥（ピンホール、微小異物等）の検出に適してい
るといえる。従って、これら２種類のバーンイン試験を
別々に実施しなければならないという問題点があった。
【０００７】
【課題を解決するための手段】本発明は、かかる問題点
を解決するために、同一集積回路装置内にダイナミック
バーンイン試験のできる内部回路部とスタティックバー
ンイン試験のできる内部回路部とを同時に内蔵し、２種
類の試験を同時に実施出来るようにした。
を解決するために、同一集積回路装置内にダイナミック
バーンイン試験のできる内部回路部とスタティックバー
ンイン試験のできる内部回路部とを同時に内蔵し、２種
類の試験を同時に実施出来るようにした。
【０００８】すなわち本発明の特徴は、同一の半導体集
積回路装置内に、第１の内部回路部と、第２の内部回路
部と、前記第１および第２の内部回路部のうち一方の内
部回路部とのみに接続されている状態となるダイナミッ
クバーンイン試験専用の発振回路と、前記第１の内部回
路部に接続された複数の入力端子と、前記第２の内部回
路部に接続された複数の入力端子とを有し、これにより
ダイナミックバーンイン試験とスタティックバーンイン
試験とを同時に行なうことを可能ならしめた半導体集積
回路装置にある。
積回路装置内に、第１の内部回路部と、第２の内部回路
部と、前記第１および第２の内部回路部のうち一方の内
部回路部とのみに接続されている状態となるダイナミッ
クバーンイン試験専用の発振回路と、前記第１の内部回
路部に接続された複数の入力端子と、前記第２の内部回
路部に接続された複数の入力端子とを有し、これにより
ダイナミックバーンイン試験とスタティックバーンイン
試験とを同時に行なうことを可能ならしめた半導体集積
回路装置にある。
【０００９】
【実施例】図１に本発明の第１の実施例を示す。第１の
内部回路部２０に入力端子１，２および出力端子５，６
が接続され、第２の内部回路部３０に入力端子３，４お
よび出力端子７，８が接続されている。そして、入力端
子１，２と第１の内部回路部２０との間の半導体集積回
路装置内には、自己内蔵型の発振回路１４が接続されて
おり、バーンイン試験時には、この発振回路９が自己発
振し、第１の内部回路部２０はダイナミックバーンイン
試験動作を行なう。なお、この発振回路１４は必ず発振
停止状態から発振する低周波（数Ｈｚ以下）動作を行な
い、また一定時間で発振停止する機能を有しているた
め、特性チェック時および実使用時には動作しない。一
方、第２の内部回路部３０とその入力端子３，４間との
関係は従来技術と同様の構成となっており、バーンイン
試験時にはスタティックバーンイン試験動作となる。こ
のように、両内部回路部により両バーンイン試験を同時
に行なうことが出来る。
内部回路部２０に入力端子１，２および出力端子５，６
が接続され、第２の内部回路部３０に入力端子３，４お
よび出力端子７，８が接続されている。そして、入力端
子１，２と第１の内部回路部２０との間の半導体集積回
路装置内には、自己内蔵型の発振回路１４が接続されて
おり、バーンイン試験時には、この発振回路９が自己発
振し、第１の内部回路部２０はダイナミックバーンイン
試験動作を行なう。なお、この発振回路１４は必ず発振
停止状態から発振する低周波（数Ｈｚ以下）動作を行な
い、また一定時間で発振停止する機能を有しているた
め、特性チェック時および実使用時には動作しない。一
方、第２の内部回路部３０とその入力端子３，４間との
関係は従来技術と同様の構成となっており、バーンイン
試験時にはスタティックバーンイン試験動作となる。こ
のように、両内部回路部により両バーンイン試験を同時
に行なうことが出来る。
【００１０】図２に本発明の第２の実施例を示す。図２
において図１と同一もしくは類似の箇所は同じ符号で示
している。この実施例では、入力端子１〜４と内部回路
部２０，３０との間に発振回路１４をスイッチ回路１１
を介して接続することにより発振回路９の信号を切換え
られるようにしている。これにより両内部回路部間でダ
イナミックバーンイン動作とスタティックバーンイン動
作とのたがいの切換えが可能となる。
において図１と同一もしくは類似の箇所は同じ符号で示
している。この実施例では、入力端子１〜４と内部回路
部２０，３０との間に発振回路１４をスイッチ回路１１
を介して接続することにより発振回路９の信号を切換え
られるようにしている。これにより両内部回路部間でダ
イナミックバーンイン動作とスタティックバーンイン動
作とのたがいの切換えが可能となる。
【００１１】
【発明の効果】以上説明したように、本発明では同一半
導体集積回路装置内に発振回路を内蔵し、その発振回路
を入力端子に接続した内部回路部とその発振回路を入力
端子に接続しない内部回路部とで、それぞれダイナミッ
クバーンイン動作試験とスタティックバーンイン動作試
験を同時に実施することが出来るので、スクリーニング
機能が向上し、試験時間が短縮され効率的な試験が可能
となる。
導体集積回路装置内に発振回路を内蔵し、その発振回路
を入力端子に接続した内部回路部とその発振回路を入力
端子に接続しない内部回路部とで、それぞれダイナミッ
クバーンイン動作試験とスタティックバーンイン動作試
験を同時に実施することが出来るので、スクリーニング
機能が向上し、試験時間が短縮され効率的な試験が可能
となる。
【図１】本発明の第１の実施例を示す図。
【図２】本発明の第２の実施例を示す図。
【図３】従来技術を示す図
【図４】従来技術を示す図
１，２，３，４ 入力端子 ５，６，７，８ 出力端子 ９ 外部の発振回路 １０，２０，３０ 内部回路部 １１ スイッチ回路 １２ プルアップ抵抗 １３ プルダウン抵抗 １４ 内部の発振回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｔ 8427−4Ｍ
Claims (1)
- 【請求項１】 同一の半導体集積回路装置内に、第１の
内部回路部と、第２の内部回路部と、前記第１および第
２の内部回路部のうち一方の内部回路部とのみに接続さ
れている状態となるダイナミックバーンイン試験専用の
発振回路と、前記第１の内部回路部に接続された複数の
入力端子と、前記第２の内部回路部に接続された複数の
入力端子とを有し、これによりダイナミックバーンイン
試験とスタティックバーンイン試験とを同時に行なうこ
とを可能ならしめたことを特徴とする半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3303678A JPH05251534A (ja) | 1991-11-20 | 1991-11-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3303678A JPH05251534A (ja) | 1991-11-20 | 1991-11-20 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251534A true JPH05251534A (ja) | 1993-09-28 |
Family
ID=17923922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3303678A Withdrawn JPH05251534A (ja) | 1991-11-20 | 1991-11-20 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251534A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8346499B2 (en) | 2009-09-18 | 2013-01-01 | Renesas Electronics Corporation | Semiconductor device and its testing method |
-
1991
- 1991-11-20 JP JP3303678A patent/JPH05251534A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8346499B2 (en) | 2009-09-18 | 2013-01-01 | Renesas Electronics Corporation | Semiconductor device and its testing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| JPH05251534A (ja) | 半導体集積回路装置 | |
| JP2007141882A (ja) | 半導体装置、半導体装置の試験装置および試験方法 | |
| JP2000031216A (ja) | ボンディングパッド用検査装置 | |
| JP3618181B2 (ja) | 試験回路を有する半導体集積回路 | |
| JPH0495785A (ja) | 半導体集積回路装置 | |
| JPH0354841A (ja) | ＢｉＣＭＯＳ半導体装置 | |
| JP2968642B2 (ja) | 集積回路装置 | |
| JPH04296112A (ja) | レジスタ回路 | |
| JP3469970B2 (ja) | 発振装置 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JPH0618628A (ja) | 集積回路装置 | |
| JPH08220191A (ja) | 半導体装置 | |
| JPH0750149B2 (ja) | シフトレジスタのテスト方法 | |
| JPH08162937A (ja) | 半導体装置の出力回路 | |
| JPH1090356A (ja) | 半導体装置 | |
| JPH0613448A (ja) | 半導体装置 | |
| JPH0560841A (ja) | 半導体装置 | |
| JPH0324744A (ja) | プローブカード | |
| JPH0444248A (ja) | 半導体回路 | |
| JPH10124160A (ja) | 基準電圧回路のテスト回路 | |
| JPH08107312A (ja) | Ｃｍｏｓ構成の半導体集積回路装置 | |
| JPH11101853A (ja) | Ｉｃのテスト回路 | |
| JPH03120697A (ja) | 集積回路装置 | |
| JPH02110389A (ja) | 半導体装置の試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |