JPH10124160A - 基準電圧回路のテスト回路 - Google Patents
基準電圧回路のテスト回路Info
- Publication number
- JPH10124160A JPH10124160A JP8274945A JP27494596A JPH10124160A JP H10124160 A JPH10124160 A JP H10124160A JP 8274945 A JP8274945 A JP 8274945A JP 27494596 A JP27494596 A JP 27494596A JP H10124160 A JPH10124160 A JP H10124160A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- circuit
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 基準電圧回路内部のコンデンサの耐圧が十分
であるか否かを検査する。 【解決手段】 電源（１）と、インピーダンス素子
（５）と、第１抵抗（６）と、第１トランジスタ（７）
と、第２トランジスタ（８）と、ベースが該第２トラン
ジスタのコレクタに接続されコレクタが前記インピーダ
ンス素子の他端に接続されている第３トランジスタ（１
１）と、一端が前記第２トランジスタのコレクタに接続
され他端が前記第３トランジスタのコレクタに接続され
たコンデンサ（１２）と、前記第２トランジスタのコレ
クタ電位を低下させるスイッチ手段（１３）とを備え
る。
であるか否かを検査する。 【解決手段】 電源（１）と、インピーダンス素子
（５）と、第１抵抗（６）と、第１トランジスタ（７）
と、第２トランジスタ（８）と、ベースが該第２トラン
ジスタのコレクタに接続されコレクタが前記インピーダ
ンス素子の他端に接続されている第３トランジスタ（１
１）と、一端が前記第２トランジスタのコレクタに接続
され他端が前記第３トランジスタのコレクタに接続され
たコンデンサ（１２）と、前記第２トランジスタのコレ
クタ電位を低下させるスイッチ手段（１３）とを備え
る。
Description
【０００１】
【発明の属する技術分野】本発明は、定電圧を発生する
基準電圧回路のテスト回路に関するもので、特に基準電
圧回路内部のコンデンサの耐圧が十分であるか否かを検
査する基準電圧回路のテスト回路に関する。
基準電圧回路のテスト回路に関するもので、特に基準電
圧回路内部のコンデンサの耐圧が十分であるか否かを検
査する基準電圧回路のテスト回路に関する。
【０００２】
【従来の技術】ＩＣは、パッケージに組み立てる前にウ
エハー状態で正しく動作しているか検査される。ウエハ
ーチェックと呼ばれるその検査ではＩＣのパッドからテ
スト用の信号を印加し、その出力信号の波形を観測す
る。例えば、ＩＣ回路にコンデンサが内蔵されており、
該コンデンサが十分な耐圧を有しているか否かをチェッ
クする場合に、前記コンデンサの両端電圧が電源電圧の
上昇に伴い一緒に上昇するタイプであったとする。その
場合には電源電圧を上昇させある一定以上の電圧をＩＣ
に加えた後に、ＩＣの動作が正常であるか否かをチェッ
クするようにすればよい。
エハー状態で正しく動作しているか検査される。ウエハ
ーチェックと呼ばれるその検査ではＩＣのパッドからテ
スト用の信号を印加し、その出力信号の波形を観測す
る。例えば、ＩＣ回路にコンデンサが内蔵されており、
該コンデンサが十分な耐圧を有しているか否かをチェッ
クする場合に、前記コンデンサの両端電圧が電源電圧の
上昇に伴い一緒に上昇するタイプであったとする。その
場合には電源電圧を上昇させある一定以上の電圧をＩＣ
に加えた後に、ＩＣの動作が正常であるか否かをチェッ
クするようにすればよい。
【０００３】正常に動作していれば、コンデンサが十分
な耐圧を有していると判断可能であり、動作していなけ
れば、コンデンサが十分な耐圧を有していない、と判断
可能でありる。このようにすれば、コンデンサが十分な
耐圧を有しているか否かをチェックすることができる。
な耐圧を有していると判断可能であり、動作していなけ
れば、コンデンサが十分な耐圧を有していない、と判断
可能でありる。このようにすれば、コンデンサが十分な
耐圧を有しているか否かをチェックすることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、バンド
ギャップ型基準電圧回路を内蔵したＩＣには、そのよう
なチェック方法が使えないという問題があった。バンド
ギャップ型基準電圧回路は、電源電圧の変動に関わらず
に一定の電圧を発生するように構成されている。この
為、ＩＣの内部回路の全てがバンドギャップ型基準電圧
回路により電源供給されているＩＣの内部電圧は、電源
電圧の上昇に伴い一緒に上昇することはない。
ギャップ型基準電圧回路を内蔵したＩＣには、そのよう
なチェック方法が使えないという問題があった。バンド
ギャップ型基準電圧回路は、電源電圧の変動に関わらず
に一定の電圧を発生するように構成されている。この
為、ＩＣの内部回路の全てがバンドギャップ型基準電圧
回路により電源供給されているＩＣの内部電圧は、電源
電圧の上昇に伴い一緒に上昇することはない。
【０００５】そこで、バンドギャップ型基準電圧回路の
動作に関係なく、コンデンサ単体で耐圧検査をすること
が考えられるが、そのためには測定専用のパッドが複数
個必要になる、という問題があった。
動作に関係なく、コンデンサ単体で耐圧検査をすること
が考えられるが、そのためには測定専用のパッドが複数
個必要になる、という問題があった。
【０００６】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、電源と、該電源に一端が接続された
インピーダンス素子と、該インピーダンス素子の他端か
ら電流が供給される第１抵抗と、該第１抵抗に直列接続
されたダイオード接続の第１トランジスタと、ベースが
前記第１トランジスタのベースに接続されエミッタが第
２抵抗に接続されコレクタが第３抵抗を介して前記イン
ピーダンス素子の他端に接続されている第２トランジス
タと、ベースが該第２トランジスタのコレクタに接続さ
れコレクタが前記インピーダンス素子の他端に接続され
ている第３トランジスタと、一端が前記第２トランジス
タのコレクタに接続され他端が前記第３トランジスタの
コレクタに接続されたコンデンサと、前記第２トランジ
スタのコレクタ電位を低下させるスイッチ手段とを備
え、前記コンデンサの耐圧をテストするのに前記スイッ
チ手段を動作させ、前記第２トランジスタのコレクタ電
位を低下させたことを特徴とする。
みなされたもので、電源と、該電源に一端が接続された
インピーダンス素子と、該インピーダンス素子の他端か
ら電流が供給される第１抵抗と、該第１抵抗に直列接続
されたダイオード接続の第１トランジスタと、ベースが
前記第１トランジスタのベースに接続されエミッタが第
２抵抗に接続されコレクタが第３抵抗を介して前記イン
ピーダンス素子の他端に接続されている第２トランジス
タと、ベースが該第２トランジスタのコレクタに接続さ
れコレクタが前記インピーダンス素子の他端に接続され
ている第３トランジスタと、一端が前記第２トランジス
タのコレクタに接続され他端が前記第３トランジスタの
コレクタに接続されたコンデンサと、前記第２トランジ
スタのコレクタ電位を低下させるスイッチ手段とを備
え、前記コンデンサの耐圧をテストするのに前記スイッ
チ手段を動作させ、前記第２トランジスタのコレクタ電
位を低下させたことを特徴とする。
【０００７】
【発明の実施の形態】図１は、本発明の基準電圧回路の
テスト回路を示すもので、（１）は電源、（２）は電源
（１）からの電圧に応じた電流を発生する電流ミラー回
路、（３）はベースが前記電流ミラー回路（２）を構成
する第４トランジスタ（４）のコレクタに接続されエミ
ッタが抵抗（５）を介して前記電源（１）に接続された
第５トランジスタ、（６）は第５トランジスタ（３）の
エミッタから電流が供給される第１抵抗、（７）は第１
抵抗（６）に直列接続されたダイオード接続の第１トラ
ンジスタ、（８）はベースが前記第１トランジスタ
（７）のベースに接続されエミッタが第２抵抗（９）に
接続されコレクタが第３抵抗（１０）を介して前記第５
トランジスタ（３）のエミッタに接続されている第２ト
ランジスタ、（１１）はベースが該第２トランジスタ
（８）のコレクタに接続され、コレクタが前記第４トラ
ンジスタ（４）のコレクタに接続されている第３トラン
ジスタ、（１２）は一端が前記第２トランジスタ（８）
のコレクタに接続され他端が前記第３トランジスタ（１
１）のコレクタに接続されたコンデンサ、（１３）は前
記第２トランジスタ（８）のコレクタ電位を低下させる
スイッチ手段として動作するトランジスタ、（１４）は
バンドギャップ型基準電圧が発生する出力端子である。
テスト回路を示すもので、（１）は電源、（２）は電源
（１）からの電圧に応じた電流を発生する電流ミラー回
路、（３）はベースが前記電流ミラー回路（２）を構成
する第４トランジスタ（４）のコレクタに接続されエミ
ッタが抵抗（５）を介して前記電源（１）に接続された
第５トランジスタ、（６）は第５トランジスタ（３）の
エミッタから電流が供給される第１抵抗、（７）は第１
抵抗（６）に直列接続されたダイオード接続の第１トラ
ンジスタ、（８）はベースが前記第１トランジスタ
（７）のベースに接続されエミッタが第２抵抗（９）に
接続されコレクタが第３抵抗（１０）を介して前記第５
トランジスタ（３）のエミッタに接続されている第２ト
ランジスタ、（１１）はベースが該第２トランジスタ
（８）のコレクタに接続され、コレクタが前記第４トラ
ンジスタ（４）のコレクタに接続されている第３トラン
ジスタ、（１２）は一端が前記第２トランジスタ（８）
のコレクタに接続され他端が前記第３トランジスタ（１
１）のコレクタに接続されたコンデンサ、（１３）は前
記第２トランジスタ（８）のコレクタ電位を低下させる
スイッチ手段として動作するトランジスタ、（１４）は
バンドギャップ型基準電圧が発生する出力端子である。
【０００８】図１の回路は、全体としてバンドギャップ
型基準電圧回路を構成しており、電源（１）からの電圧
に関わらず、定電圧を出力端子（１４）に発生する。一
端が前記第２トランジスタ（８）のコレクタに接続さ
れ、他端が前記第３トランジスタ（１１）のコレクタに
接続されたコンデンサ（１２）は、バンドギャップ型基
準電圧回路の発振防止用に配置されている。
型基準電圧回路を構成しており、電源（１）からの電圧
に関わらず、定電圧を出力端子（１４）に発生する。一
端が前記第２トランジスタ（８）のコレクタに接続さ
れ、他端が前記第３トランジスタ（１１）のコレクタに
接続されたコンデンサ（１２）は、バンドギャップ型基
準電圧回路の発振防止用に配置されている。
【０００９】第２トランジスタ（８）のコレクタ電位を
低下させるトランジスタ（１３）は、バンドギャップ型
基準電圧回路が通常状態で動作している時は、オフして
おり、バンドギャップ型基準電圧回路に影響を与えな
い。ウエハーチェックの検査ではＩＣのパッドからテス
ト用の信号がトランジスタ（１３）のベースに印加さ
れ、トランジスタ（１３）がオンすることによりテスト
可能となる。
低下させるトランジスタ（１３）は、バンドギャップ型
基準電圧回路が通常状態で動作している時は、オフして
おり、バンドギャップ型基準電圧回路に影響を与えな
い。ウエハーチェックの検査ではＩＣのパッドからテス
ト用の信号がトランジスタ（１３）のベースに印加さ
れ、トランジスタ（１３）がオンすることによりテスト
可能となる。
【００１０】まず、ウエハーチェック検査後のバンドギ
ャップ型基準電圧回路の動作について説明する。今、電
源（１）からの電圧が上昇したとすると、第４トランジ
スタ（４）のベース電圧が上昇する。すると、第４トラ
ンジスタ（４）のコレクタ電流が増加し点Ａの電圧が増
加する。点Ａの電圧が増加すると、該電圧に電圧ＶBE
（ベース・エミッタ間立ち上がり電圧）を加えた電圧が
点Ｂに発生するので、点Ｂの電圧も上昇する。点Ｂの電
圧が上昇すると、点Ｃの電圧も上昇する。点Ｃの電圧が
上昇すると、第３トランジスタ（１１）及びトランジス
タ（１５）がオン傾向となり、第４トランジスタ（４）
のコレクタ電流を吸引する。
ャップ型基準電圧回路の動作について説明する。今、電
源（１）からの電圧が上昇したとすると、第４トランジ
スタ（４）のベース電圧が上昇する。すると、第４トラ
ンジスタ（４）のコレクタ電流が増加し点Ａの電圧が増
加する。点Ａの電圧が増加すると、該電圧に電圧ＶBE
（ベース・エミッタ間立ち上がり電圧）を加えた電圧が
点Ｂに発生するので、点Ｂの電圧も上昇する。点Ｂの電
圧が上昇すると、点Ｃの電圧も上昇する。点Ｃの電圧が
上昇すると、第３トランジスタ（１１）及びトランジス
タ（１５）がオン傾向となり、第４トランジスタ（４）
のコレクタ電流を吸引する。
【００１１】その結果、点Ａの電圧は、低下し一定電圧
を保つ。逆に、電源（１）からの電圧が低下したとする
と、点Ａの電圧が低下し、点Ｂの電圧が低下し、更に点
Ｃの電圧が低下するので、第３トランジスタ（１１）及
びトランジスタ（１５）がオフになり点Ａの電圧が上が
るように帰還がかかる。このため、点Ａの電圧は、一定
電圧を保ちトランジスタ（１６）及びトランジスタ（１
７）を介して定電圧が出力端子（１４）に発生する。
を保つ。逆に、電源（１）からの電圧が低下したとする
と、点Ａの電圧が低下し、点Ｂの電圧が低下し、更に点
Ｃの電圧が低下するので、第３トランジスタ（１１）及
びトランジスタ（１５）がオフになり点Ａの電圧が上が
るように帰還がかかる。このため、点Ａの電圧は、一定
電圧を保ちトランジスタ（１６）及びトランジスタ（１
７）を介して定電圧が出力端子（１４）に発生する。
【００１２】尚、上述の動作の時にはトランジスタ（１
３）はオフしている。次に、ウエハーチェック時の耐圧
検査について説明する。ウエハーチェックの際には、電
源（１）からの電圧の値を耐圧検査ができる程度に高く
設定する。そして、複数のチェック項目からなるウエハ
ーチェックの最初の方のチェックでトランジスタ（１
３）をオンする。
３）はオフしている。次に、ウエハーチェック時の耐圧
検査について説明する。ウエハーチェックの際には、電
源（１）からの電圧の値を耐圧検査ができる程度に高く
設定する。そして、複数のチェック項目からなるウエハ
ーチェックの最初の方のチェックでトランジスタ（１
３）をオンする。
【００１３】トランジスタ（１３）をオンすると、点Ｃ
の電圧がグランドレベルとなる。一方、電源（１）から
は、高電圧が抵抗（５）を介して第５トランジスタ
（３）のエミッタ・ベースに印加されるので、コンデン
サ（１２）にはほぼ前記高電圧がそのままかかる。この
ため、コンデンサ（１２）の耐圧検査を行うことができ
る、この検査が済むと、再びトランジスタ（１３）をオ
フにし、電源（１）の値を元の値に戻す。そして、今度
はバンドギャップ型基準電圧回路が正常に動作するか否
かの検査工程となる。その時に、コンデンサが破壊され
ていれば、バンドギャップ型基準電圧回路が動作しなく
なるのでＩＣの内部回路の動作が異常となり、ウエハー
チェックでエラーとなる。
の電圧がグランドレベルとなる。一方、電源（１）から
は、高電圧が抵抗（５）を介して第５トランジスタ
（３）のエミッタ・ベースに印加されるので、コンデン
サ（１２）にはほぼ前記高電圧がそのままかかる。この
ため、コンデンサ（１２）の耐圧検査を行うことができ
る、この検査が済むと、再びトランジスタ（１３）をオ
フにし、電源（１）の値を元の値に戻す。そして、今度
はバンドギャップ型基準電圧回路が正常に動作するか否
かの検査工程となる。その時に、コンデンサが破壊され
ていれば、バンドギャップ型基準電圧回路が動作しなく
なるのでＩＣの内部回路の動作が異常となり、ウエハー
チェックでエラーとなる。
【００１４】コンデンサが破壊されていなければ、ＩＣ
の内部回路の動作が通常動作を行いウエハーチェックで
エラーとなることはない。
の内部回路の動作が通常動作を行いウエハーチェックで
エラーとなることはない。
【００１５】
【発明の効果】以上述べた如く、本発明によれば、バン
ドギャップ型基準電圧回路を構成する第２トランジスタ
のコレクタ電位をスイッチ手段により接地し、インピー
ダンス素子側から高電圧を印加しているので、コンデン
サの耐圧検査を行うことができる。特に本発明によれ
ば、コンデンサの耐圧検査結果をＩＣのバンドギャップ
型基準電圧回路の検査結果に従って判別できるので、検
査のための格別なパッドやテストを必要としない、とい
う効果を有する。
ドギャップ型基準電圧回路を構成する第２トランジスタ
のコレクタ電位をスイッチ手段により接地し、インピー
ダンス素子側から高電圧を印加しているので、コンデン
サの耐圧検査を行うことができる。特に本発明によれ
ば、コンデンサの耐圧検査結果をＩＣのバンドギャップ
型基準電圧回路の検査結果に従って判別できるので、検
査のための格別なパッドやテストを必要としない、とい
う効果を有する。
【図１】本発明の基準電圧回路のテスト回路を示す回路
図である。
図である。
（１） 電源 （３） 第５トランジスタ （５） インピーダンス素子 （６） 第１抵抗 （７） 第１トランジスタ （８） 第２トランジスタ （９） 第２抵抗 （１０） 第３抵抗 （１１） 第３トランジスタ （１２） コンデンサ （１３） トランジスタ
Claims (2)
- 【請求項１】 電源と、 該電源に一端が接続されたインピーダンス素子と、 該インピーダンス素子の他端から電流が供給される第１
抵抗と、 該第１抵抗に直列接続されたダイオード接続の第１トラ
ンジスタと、 ベースが前記第１トランジスタのベースに接続されエミ
ッタが第２抵抗に接続されコレクタが第３抵抗を介して
前記インピーダンス素子の他端に接続されている第２ト
ランジスタと、 ベースが該第２トランジスタのコレクタに接続されコレ
クタが前記インピーダンス素子の他端に接続されている
第３トランジスタと、 一端が前記第２トランジスタのコレクタに接続され他端
が前記第３トランジスタのコレクタに接続されたコンデ
ンサと、 前記第２トランジスタのコレクタ電位を低下させるスイ
ッチ手段とを備え、前記コンデンサの耐圧をテストする
のに前記スイッチ手段を動作させ、前記第２トランジス
タのコレクタ電位を低下させたことを特徴とする基準電
圧回路のテスト回路。 - 【請求項２】 電源と、 該電源からの電圧に応じた電流を発生する電流ミラー回
路と、 ベースが前記電流ミラー回路を構成する第４トランジス
タのコレクタに接続されエミッタが抵抗を介して前記電
源に接続された第５トランジスタと、 該第５トランジスタのエミッタから電流が供給される第
１抵抗と、 該第１抵抗に直列接続されたダイオード接続の第１トラ
ンジスタと、 ベースが前記第１トランジスタのベースに接続されエミ
ッタが第２抵抗に接続されコレクタが第３抵抗を介して
前記第５トランジスタのエミッタに接続されている第２
トランジスタと、 ベースが該第２トランジスタのコレクタに接続されコレ
クタが前記第４トランジスタのコレクタに接続されてい
る第３トランジスタと、 一端が前記第２トランジスタのコレクタに接続され他端
が前記第３トランジスタのコレクタに接続されたコンデ
ンサと、 前記第２トランジスタのコレクタ電位を低下させるスイ
ッチ手段とを備え、前記コンデンサの耐圧をテストする
のに前記スイッチ手段を動作させ、前記第２トランジス
タのコレクタ電位を低下させたことを特徴とする基準電
圧回路のテスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27494596A JP3526378B2 (ja) | 1996-10-17 | 1996-10-17 | 基準電圧回路のテスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27494596A JP3526378B2 (ja) | 1996-10-17 | 1996-10-17 | 基準電圧回路のテスト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10124160A true JPH10124160A (ja) | 1998-05-15 |
| JP3526378B2 JP3526378B2 (ja) | 2004-05-10 |
Family
ID=17548752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27494596A Expired - Fee Related JP3526378B2 (ja) | 1996-10-17 | 1996-10-17 | 基準電圧回路のテスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3526378B2 (ja) |
-
1996
- 1996-10-17 JP JP27494596A patent/JP3526378B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3526378B2 (ja) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08304515A (ja) | パッケージ状態で直流電圧テスト可能な半導体メモリ装置 | |
| KR960026520A (ko) | 반도체 집적회로장치 | |
| US20140125419A1 (en) | Method and system for testing oscillator circuit | |
| US7221170B2 (en) | Semiconductor test circuit | |
| JPH10124160A (ja) | 基準電圧回路のテスト回路 | |
| JPH0354841A (ja) | ＢｉＣＭＯＳ半導体装置 | |
| JPH06324105A (ja) | 半導体試験装置 | |
| KR100474986B1 (ko) | 반도체장치 | |
| JPH06265601A (ja) | 半導体装置 | |
| JPH0572297A (ja) | 半導体集積回路 | |
| JP3436138B2 (ja) | 半導体試験装置用バイアス電源回路 | |
| JP2021141204A (ja) | 半導体集積回路装置および半導体集積回路装置の検査方法 | |
| JPS6134481A (ja) | 半導体集積回路装置 | |
| JP3157733B2 (ja) | 集積回路内蔵大電力モノリシック半導体装置の検査方法 | |
| JPH0613448A (ja) | 半導体装置 | |
| JPH04326073A (ja) | 半導体装置の測定装置 | |
| JPH07182896A (ja) | 自己過電流保護回路 | |
| JPH05251534A (ja) | 半導体集積回路装置 | |
| JPH0582614A (ja) | 半導体装置の試験方法 | |
| JPH0593753A (ja) | 半導体装置の検査装置 | |
| JPH0560841A (ja) | 半導体装置 | |
| JP2002057288A (ja) | 半導体集積回路装置 | |
| JPH09197026A (ja) | 半導体装置 | |
| JPH04238277A (ja) | クロック供給回路 | |
| JPH07198796A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |