JPH04238277A - クロック供給回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は集積回路に対し高速動作
をテストするためのクロックを供給できる回路に関する
。集積回路を出荷試験するとき使用するテスタは、出力
電力の制限などのため発生クロックの周期に限界があっ
た。最近の集積回路ではテスタの限界以上の高速クロッ
クにより試験を完了させる必要が生じているが、そのた
めのテスタが充分に容易できない欠点があった。集積回
路の端子の一部を発振回路構成用に使用して高速クロッ
クを発生させる技術を開発することが要望された。

【０００２】

【従来の技術】集積回路を製造したメーカは市販のルー
トに載せるとき詳細な出荷試験を行う必要がある。その
ためテスタを使用して試験を行うが、通常現場で使用す
るテスタが発生するクロックの周期は２０ＭＨｚのよう
な上限があった。それは被試験装置が大電力用素子を含
んでいるときがあり、テスタとして大電力の出力を必要
とする場合があるためである。

【０００３】

【発明が解決しようとする課題】最近の集積回路では前
述のようなテスタの限界２０ＭＨｚ以上の高速クロック
を受入れて動作するものが多数製造されているから、出
荷試験として高速クロックによる試験を完了させて置く
必要がある。しかし在来のテスタでは有効に対処するこ
とが出来ず、高速クロックによる試験を満足に行わずに
出荷される集積回路があった。そのため集積回路を装置
に実装したときトラブルを起こす欠点が生じた。

【０００４】本発明の目的は前述の欠点を改善し、比較
的簡易な構成で集積回路に対し試験を容易に行うため、
自身で試験用高速クロックを発生させ、且つ外部からの
クロックも供給できるようにしたクロック供給回路を提
供することにある。

【０００５】

【課題を解決するための手段】図１は本発明の原理構成
を示す図である。図１において、１は被試験集積回路を
全体的に示すもの、２は能動回路、３は帰還回路、４は
外付け素子、５は発振回路を全体的に示すもの、６−１
，６−２　は外付け素子接続用端子、７は発振制御用信
号端子を示す。被試験集積回路１において、本発明は下
記の構成とする。即ち、能動回路２と帰還回路３とに外
付け素子４を組合せて発振回路５を構成するための外付
け素子接続用端子２個６−１，６−２　と、前記発振回
路５用の帰還回路３に対する発振制御用信号端子１個７
と、を具備し、前記外付け素子接続用端子の一方６−２
　から、発振回路５出力によるクロック、または他方の
端子６−１　に印加された外部クロックの出力を試験用
に取り出すことで構成する。

【０００６】

【作用】被試験集積回路１に対し、外部から所謂テスタ
を使用しそのクロックを印加して試験を行う場合と、集
積回路一部の素子に対し外部から外付け素子４を接続し
て発振回路５を形成させ発振出力を集積回路１に印加し
て試験を行う場合とが実行される。本発明の基本的作用
は、前・後者の場合を発振制御用信号端子７からの信号
により切換制御することである。即ち、発振制御用信号
端子７から発振停止信号を印加したとき、その信号は帰
還回路３に与えられ、例えば帰還回路３を構成する素子
を制御して帰還回路３を電気的に遮断し、発振回路５を
形成させない。また発振停止信号ではなく、発振信号を
印加したときは、帰還回路３が有効となり発振回路５が
形成され、例えば外付け素子４により定まった周波数で
発振する。その発振出力は高周波クロックとすることが
出来、被試験集積回路１に印加して試験することに有効
である。

【０００７】なお、発振停止のとき、外付け素子接続用
端子の一方６−２　から外部クロックを印加したとき、
そのクロックは同端子を介して被試験集積回路１に印加
することが直ぐ出来る。

【０００８】

【実施例】図２は本発明の実施例として、図１の各能動
回路・帰還回路をＭＯＳ型トランジスタで構成した場合
を示す図である。図２において、１は被試験集積回路、
２はＭＯＳ型トランジスタで増幅回路を形成するもの、
３は帰還回路で２個のＭＯＳ型トランジスタＰ４，Ｎ４
を接続し、抵抗素子として動作するものを示す。６−１
，６−２　は外付け素子接続用端子、７は発振制御用信
号印加端子を示す。能動回路２においてＰ２〜Ｎ５の各
素子はそれぞれＰ型とＮ型のＭＯＳ型トランジスタを示
す。また８はインバータで２個のトランジスタを接続し
たものを示す。

【０００９】発振制御用信号印加端子７から例えば“Ｌ
”を印加したとき、帰還回路３としての抵抗素子は信号
“Ｌ”とインバートされた“Ｈ”とが印加されて、共に
オフ状態、即ち高抵抗素子になる。したがって帰還回路
３は実質的に遮断状態となり、且つ端子６−２　からト
ランジスタＰ５，Ｎ５を見ると「高インピーダンス」状
態に保持される。端子６−２　に図示しないテスタから
のクロックが印加されたとき、端子６−２　の出力が集
積回路１の被試験端子に接続されるので、外部からのク
ロックにより集積回路１の動作試験を早急に行うことが
出来る。

【００１０】次に発振制御用信号印加端子７から“Ｈ”
を印加し、且つ端子６−２　に対し図３により図示した
外付け素子４を接続する場合を説明する。外付け素子４
は水晶９、コンデンサ１０−１，１０−２　とで形成さ
れ、発振回路としての周波数決定回路となる。また図２
の帰還回路３のトランジスタは共にオン状態、即ち低抵
抗素子になる。 そのため発振回路５が形成され、水晶９とコンデンサ１
０−１，１０−２　とで定まる周波数により発振する。 トランジスタＰ５，Ｎ５と、接続端子６−１，６−２　
との接続により、端子６−１　に正弦波信号、端子６−
２　にパルス信号が得られる。

【００１１】図２、図３の動作について、発振制御用信
号の印加状態によりインバータ以外の各トランジスタの
オン・オフと、接続端子の信号状態を示すと下表のよう
になる。

【００１２】図２のような回路構成としたため、発振停
止状態のとき端子６−２　からトランジスタＰ５，Ｎ５
を見ると「高インピーダンス」状態に保持される。また
発振状態のときはトランジスタが増幅回路を構成してい
る。 そのためトランジスタＰ５，Ｎ５、端子６−２　は三状
態出力回路となり、抵抗素子８の部分は高抵抗状態・低
抵抗状態が明確に区別される。したがって発振停止状態
のとき、帰還回路３の抵抗素子の接続があっても、その
抵抗素子を介して電流が漏れ回路の誤動作を起こすこと
がない。

【００１３】

【発明の効果】このようにして本発明によると、集積回
路を試験することに必要なクロックが外付け試験装置か
ら得られないときであっても、集積回路内の一部回路を
使用し、且つ周波数決定用のような外付け素子を接続す
るのみで、容易に高速クロックを発生させて試験に使用
することが出来る。

【図面の簡単な説明】

【図１】本発明の原理構成を示す図である。

【図２】本発明の実施例として、図１の能動回路・帰還
回路を具体的に示す図である。

【図３】本発明の実施例として、図１の外付け素子を具
体的に示す図である。

【符号の説明】

１　　被試験集積回路 ２　　能動回路　　　　　　　　３　　帰還回路　　　
　　　４　　外付け素子 ５　　発振回路　　　　　　　　６−１，６−２　　　
外付け素子接続用端子７　　発振制御用信号端子

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　被試験集積回路（１）　において、能
   動回路（２）　と帰還回路（３）　とに外付け素子（４
   ）　を組合せて発振回路（５）を構成するための外付け
   素子接続用端子２個（６−１）（６−２）と、前記発振
   回路（５）　用の帰還回路（３）　に対する発振制御用
   信号端子１個（７）　と、を具備し、前記外付け素子接
   続用端子の一方（６−２）から、発振回路（５）　出力
   によるクロック、または他方の端子（６−１）　に印加
   された外部クロックを、試験用に取り出すことを特徴と
   するクロック供給回路。
2. 【請求項２】　　請求項１記載の帰還回路にはＭＯＳ型
   トランジスタで形成する帰還抵抗を具備し、該帰還抵抗
   に対し発振制御信号を印加して、抵抗素子をオン状態と
   して発振回路を作動させるか、抵抗素子をオフ状態とし
   て発振回路を不作動に制御することを特徴とするクロッ
   ク供給回路。
3. 【請求項３】　　請求項１記載の能動回路は増幅素子で
   形成し、能動回路出力段は前記帰還回路の抵抗素子をオ
   フ状態としたとき「高インピーダンス」状態とする三状
   態出力回路に構成したことを特徴とするクロック供給回
   路。