JPH0443414A - 発振回路内蔵型集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、クロックパルス供給用の発振回路を内蔵した
集積回路に関する。

〔従来の技術］ 一般に、マイクロプロセッサ回路や信号処理プロセッサ
回路等の論理回路を内部回路として備えている集積回路
は内部にクロックパルスを供給するための発振回路を内
蔵している。

第５図は従来のこの種の発振回路内蔵型集積回路の回路
図を示す。

同図に示すように、図示しない水晶発振子の一方の端子
を接続するための端子及び図示しない外部の発振回路を
接続するための端子を兼用する端子１１と、水晶発振子
の他方の端子を接続するための端子１２とが設けられて
いる。

端子１１は、ＰＭＯＳ　（Ｐチャネルメタルオキサイド
セミコンダクタ）トランジスタ！３とＮＭＯＳ（Ｎチャ
ネルメタルオキサイドセミコンダクタ）トランジスタ１
４とで形成されたインバータ１５の入力端子と接続され
ており、端子１２は、このインバータ１５の出力端子と
接続されている。この端子１２は、ＰＭＯＳ）ランジス
タ１６及び１７とＮＭＯＳトランジスタ１８及び１９と
で形成されている２つのインバータ２０及び２１を介し
て内部回路２２と接続されている。

一方、ゲート電極が接地されているＰＭＯＳトランジス
タ２３の一端が端子１１と接続されており、このＰＭＯ
Ｓトランジスタ２３の他端が端子１２と接続されている
。ゲート電極に電源電圧Ｖｃｃが印加されているＮＭＯ
８）ランジスタ２４の一端が端子１１と接続されており
、このＮＭＯ８）ランジスタ２４の他端が端子１２と接
続されている。

ＰＭＯ８）ランジスタ２３とＮＭＯ８）ランジスタ２４
とは等価的に例えば５０ＯＫΩ〜ＩＭΩの抵抗として機
能し、端子！■におけるＤＣ（直流）バイアス電圧を定
める。

インバータ１５の入力端子１１と出力端子１２との間に
水晶発振子が外部接続されるとインバータ１５とこの水
晶発振子とにより発振回路が構成されて発振する。この
発振信号が２つのインバータ２０及び２１により波形整
形されて内部回路２２ヘクロツク信号として印加される
。

一方、水晶発振子を用いずに、外部から発振信号が端子
１１に入力されると、この信号はインバータ１１によっ
て反転増幅され、２つのインバータ２０及び２１により
波形整形された後向部回路２２ヘクロック信号として印
加される。

［発明が解決しようとする課題］ しかしながら上述した従来の発振回路内蔵型集積回路で
は、端子１１に入力した外部からの発振信号によりイン
バータ１５．２Ｇ及び２１が作動してしまうので、消費
電力がどうしても大きくなってしまう。

従って本発明の目的は、消費電力を低減することができ
る発振回路内蔵型集積回路を提供することにある。

［課題を解決するための手段］ 上述の目的は本発明によれば、外部の水晶発振子が接続
可能な第１及び第２の外部接続端子と、第１及び第２の
外部接続端子に入力及び出力が接続されており接続され
る水晶発振子と協働して発振動作を行う発振回路と、第
１及び第２の外部接続端子と独立して設けられておりク
ロックパルスを必要とする内部回路に接続されているク
ロック入力端子とを備えていることにより達成される。

［作用］ 発振回路は、第１及び第２の端子に外部の水晶発振子が
接続されると水晶発振子と協働して発振する。この第２
の端子とクロック入力端子とを接続することにより、こ
のクロックパルスが内部回路に供給される。外部から供
給されるクロックパルスは、クロック入力端子を介して
内部の回路に供給される。この場合第１の端子を電源電
圧供給源に接続し、第２の端子を開放すれば、発振回路
の動作が停止し、その分消費電力を削減できる。

［実施例］ 以下、本発明の実施例を図面を参照して説明する。

第１図は、本発明の一実施例として発振回路内蔵型集積
回路の回路図を示す。

同図に示すように、発振回路内蔵型集積回路には、外部
の水晶発振子が接続可能な第１の外部接続端子の一例で
ある入力端子３１が設けられている。

この入力端子３Ｉには、ＰＭＯＳトランジスタ３２のゲ
ート電極とＮＭＯＳトランジスタ３３のゲート電極とが
接続されている。これらＰＭＯＳトランジスタ３２とＮ
ＭＯＳトランジスタ３３とで、インバータ３４が形成さ
れている。このインバータ３４の出力端子は、外部の水
晶発振子が接続可能な第２の外部接続端子の一例である
出力端子３５と接続されている。

入力端子３１にはさらに、ＰＭＯＳトランジスタ３６の
一端とＮＭＯＳトランジスタ３７の一端とが接続されて
いる。ＰＭＯＳトランジスタ３６のゲート電極は接地さ
れており、ＮＭＯＳトランジスタ３７のケート電極には
電源電圧Ｖｃｃが印加されている。ＰＭＯ８）ランジス
タ３６の他端とＮＭＯ８）ランンスタ３７の他端とがイ
ンバータ３４の出力端子と接続されている。このインバ
ータ３４の出力端子は出力端子３５と接続されている。

これらインバタ３４とＰＭＯ８）ランジスタ３６とＮＭ
ＯＳトランジスタ３７とで、接続された水晶発振子と協
働して発振動作を行う。

入力端子３１及び出力端子３５と独立して設けられたク
ロック入力端子４０は、ＰＭＯＳトランジスタ４１のゲ
ート電極とＮＭＯＳトランジスタ４２のゲート電極と接
続されている。これらＰＭＯ８）ランジスタ４１とＮＭ
ＯＳトランジスタ４２とでインバータ４３が形成されて
いる。このクロック入力端子４゜はＰＭＯ３）ランジス
タ４４の一端と接続されており、クロック入力端子４０
はＮＭ′ＯＳトランジスタ４５の一端と接続されている
。ＮＭＯ３）ランジスタ４５のゲート電極には、電源電
圧Ｖｃｃが印加されており、ＰＭＯＳトランジスタ４４
のゲート電極は接地されている。ＰＭＯ８）ランジスタ
４４の他端及びＮＭＯ３）ランジスタ４５の他端はイン
バータ４３の出力端子と接続されている。

インバータ４３の出力端子は、ＰＭＯ３）ランジスタ４
６とＮＭＯ３）ランジスタ４７とで形成されるインバー
タ４８を介して内部回路３９に接続されている。

インバータ３４の入力端子と出力端子との間に接続され
ているＰＭＯ８）ランジスタ３６とＮＭＯＳトランジス
タ３７とはインバータ３４の入力バイアス抵抗として機
能する。即ち、インバータ３４のゲート電極電圧がＶ　
ｃ　ｃ　／　２となるように、並列接続されたＰＭＯＳ
トランジスタ３６及びＮＭＯＳトランジスタ３７の両端
の抵抗値が、例えば５００にΩ〜ＩＭΩに設定されてい
る。ＰＭＯ８）ランジスタ４４とＮＭＯ３）ランジスタ
４５も同様にインバータ４３の入力バイアス抵抗として
機能し、抵抗値が約５００にΩ〜ＩＭΩとなるように設
定されている。

発振回路３８に用いられているインバータ３４は、第２
図に示す入出力電圧特性を有している。

インバータ３４がこのような特性を有しているため、発
振回路３８は、水晶発振子が入力端子３１及び出力端子
３５間に接続されると発振を起こす。

第１図に示すようにこの発振回路３８は、水晶発振子が
接続されてない場合、発振はしないが反転増幅動作状態
となっているため電流が流れる。この発振回路３８の入
力端子３１へ一定の電圧、例えば電源電圧Ｖｃｃ（ｒｌ
Ｊ論理レベル）を印加すると反転増幅動作が停止する。

入力端子３１に印加される電圧は、電源電圧Ｖｃｃに限
らず「１コ論理レベルとなればよく、「０」論理レベル
となるような電圧であってもよいことは明らかである。

クロック入力端子４０は、発振回路３８を発振させる場
合、出力端子３５と接続して、この発振回路３８の発振
信号を内部回路３９へ供給する。このクロック入力端子
４０は、外部の発振回路と接続して、発振信号を内部回
路３９に供給することも可能である。

２つのインバータ４３及び４８は外部からクロック入力
端子４０に印加された発振信号の波形を整形する波形整
形回路を形成する。インバータ４８の出力端子は、マイ
クロプロセッサ回路や信号処理プロセッサ回路等の内部
回路と接続されている。

尚、発振回路内蔵型集積回路の内部の発振回路を使用す
る場合は、入力端子３１と出力端子３５との間に水晶発
振子を接続しかつ出力端子３５とクロック入力端子４０
を接続する。

第３図は外部の発振回路を接続するときの接続図を示す
。

同図に示すように入力端子３１に電源電圧Ｖｃｃを供給
し、出力端子３５は開放状態とする。クロック入力端子
４０は、ＡＣ（交流）結合コンデンサ４９を介して、外
部の発振回路、例えば正弦波発振回路５０と接続されて
いる。但しこのとき水晶発振子は接続されない。

ＡＣ結合コンデンサ４９の容量は、正弦波発振回路５０
の発振周波数により異なるが、発振周波数が１０〜２０
ＭＨ２程度である場合には好ましくは数百ＰＦである。

次に、本実施例の発振回路内蔵型集積回路の動作を第１
図、第３図及び第４図を参照して説明する。尚、第４図
は第３図における主要な信号を示すタイムチャートを示
す。

第１図を参照して発振回路内蔵型集積回路の内部の発振
回路を使用する場合の動作を説明する。

同図に示すように、入力端子３１と出力端子３Ｄとの間
に水晶発振子を接続すると発振回路３８は発振を起こす
。出力端子３５とクロック入力端子４ｏとを接続すると
この発振回路３８による発振信号がインバータ４３に入
力される。インバータ４３に入力された発振信号は２つ
のインバータ４３及び４８を介して内部回路３９へ供給
される。このとき２つのインバタ４３及び４８はバッフ
ァとして機能する。

第３図を参照して発振回路内蔵型集積回路に外部の発振
回路を接続して使用する場合の動作を説明する。

同図に示すように、入力端子３１に電圧電源電圧Ｖｃｃ
が印加されると発振回路３８は作動を停止し、抵抗体と
して機能する。このとき出力端子３５とクロック入力端
子４０とは遮断状態となっているので抵抗体としての発
振回路３８の出力電圧はクロック入力端子４０へ印加さ
れない。

一方、外部の発振回路から、振幅がＶ　ｃ　ｃ　／　２
であり最小電圧が０ボルトの正弦波の発振信号がコンデ
ンサを介してクロック入力端子４０に印加される（第４
図（Ａ））。これによりこの正弦波信号から直流分とし
ての電圧Ｖ　ｃ　ｃ　／　２が除去される（第４図（Ｂ
））。直流分が除去された正弦波信号は２つのインバー
タ４３及び４８を介して内部回路３９に供給される。な
おこのとき２つのインバータ４３及び４８は波形整形回
路として機能し、正弦波信号は波形整形されて矩形波が
内部回路３９に供給される（第４図（Ｃ））。

従って、外部の発振回路をクロック入力端子４０に接続
することができ、内部の発振回路３８の作動が停止され
るので、消費電力を低減することができる。

尚、本実施例では外部の発振回路として正弦波発振回路
を用いているが、これに限らず外部の発振回路として矩
形波発振回路を用いてもよいっ［発明の効果コ 以上詳細に説明したように本発明は、外部の水晶発振子
が接続可能な第１及び第２の外部接続端子と、第１及び
第２の外部接続端子に入力及び出力が接続されており接
続される水晶発振子と協働して発振動作を行う発振回路
と、第１及び第２の外部接続端子と独立して設けられて
おりクロックパルスを必要とする内部回路に接続されて
いるクロック入力端子とを備えているので、外部の発振
回路からのクロック信号を入力するときに内蔵した発振
回路の作動を停止することができ消費電力を低減するこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例として発振回路内蔵型集積回
路の回路図、第２図は入出力電圧特性図、第３図は外部
の発振回路を接続するときの接続図、第４図は第３図に
おける主要な信号を示すタイムチャート、第５図は発振
回路内蔵型集積回路の従来例を示す回路図である。 ３１・・・・・・入力端子、３４．４３．４８・・・・
・・インバータ、３５・・・・・・出力端子、３８．５
０・・・・・・発振回路、３９・・・・・・内部回路、
４０・・・・・クロック入力端子。 ４唐人１ｒＡ士　船　　山 武

Claims (1)

【特許請求の範囲】
1. 　外部の水晶発振子が接続可能な第１及び第２の外部接
   続端子と、該第１及び第２の外部接続端子に入力及び出
   力が接続されており接続される前記水晶発振子と協働し
   て発振動作を行う発振回路と、前記第１及び第２の外部
   接続端子と独立して設けられておりクロックパルスを必
   要とする内部回路に接続されているクロック入力端子と
   を備えていることを特徴とする発振回路内蔵型集積回路
   。