JPS6228838A - 割込制御回路 - Google Patents
割込制御回路Info
- Publication number
- JPS6228838A JPS6228838A JP16886585A JP16886585A JPS6228838A JP S6228838 A JPS6228838 A JP S6228838A JP 16886585 A JP16886585 A JP 16886585A JP 16886585 A JP16886585 A JP 16886585A JP S6228838 A JPS6228838 A JP S6228838A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- interruption
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータの割込制御回路に関する
。
。
従来、マイクロコンピュータの外部割込制御回路は、第
２図のように外部信号の立上シ検出回路と立下シ検出回
路が、プログラムによって設定されるスイッチ回路で選
択されるように構成されていた。
２図のように外部信号の立上シ検出回路と立下シ検出回
路が、プログラムによって設定されるスイッチ回路で選
択されるように構成されていた。
この為、従来の外部割込制御回路ではプログラムが実行
されるまでは外部割込に対応できない欠点があった。
されるまでは外部割込に対応できない欠点があった。
本発明の外部割込制御回路はリセット信号の立上シ時に
外部割込信号を検知し、外部割込信号がロウ・レベルな
ら立上シ検出回路の出力を、ハイ・レベルなら立下り検
出回路の出力を選択するようになっている。
外部割込信号を検知し、外部割込信号がロウ・レベルな
ら立上シ検出回路の出力を、ハイ・レベルなら立下り検
出回路の出力を選択するようになっている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例である。外部割込信号ｌの立
上シ検出回路３と立下・シ検出回路４は、入力端が外部
割込信号入力端子２に、出力端がスイッチ回路５を介し
て割込発生回路６にそれぞれ接続されている。又、クリ
ップ・フロップ回路７の入力端が外部割込信号入力端子
２に、クロック入力端がリセット信号入力端子９に、出
力端がスイッチ回路５にそれぞれ接続されている。この
様に接続されているため、パワーオンリセット等の場合
にリセット入力が解除されたとき外部割込信号１がハイ
・レベルならフリップ・フロップ回路７の出力がハイ・
レベルに保持される。従って立下）信号検出回路４の出
力がスイッチ回路５によ）割込発生回路６に接続される
ので外部割込信号１の立下シ時に割込が発生する事にな
る。同様にリセット入力が解除されたとき外部割込信号
１がロク・レベルなら立上り時に割込が発生する。
上シ検出回路３と立下・シ検出回路４は、入力端が外部
割込信号入力端子２に、出力端がスイッチ回路５を介し
て割込発生回路６にそれぞれ接続されている。又、クリ
ップ・フロップ回路７の入力端が外部割込信号入力端子
２に、クロック入力端がリセット信号入力端子９に、出
力端がスイッチ回路５にそれぞれ接続されている。この
様に接続されているため、パワーオンリセット等の場合
にリセット入力が解除されたとき外部割込信号１がハイ
・レベルならフリップ・フロップ回路７の出力がハイ・
レベルに保持される。従って立下）信号検出回路４の出
力がスイッチ回路５によ）割込発生回路６に接続される
ので外部割込信号１の立下シ時に割込が発生する事にな
る。同様にリセット入力が解除されたとき外部割込信号
１がロク・レベルなら立上り時に割込が発生する。
以上説明したように本発明によれば、プログラムの実行
によらずに、外部割込に対ｌ−て立上シ割込、あるいは
立下シ割込を選択する事が可能になり、プログラムが実
行されるまでの割込への対応、およびプログラムの負担
を軽減できる効果がある。
によらずに、外部割込に対ｌ−て立上シ割込、あるいは
立下シ割込を選択する事が可能になり、プログラムが実
行されるまでの割込への対応、およびプログラムの負担
を軽減できる効果がある。
第１図は本発明の一実施例を示す図、第２図は従来の回
路例を示す図である。 １・・・・・・外部割込信号、２・・・・・・外部割込
信号入力端子、３・・・・・・立上シ信号検出回路、４
・・・・・・立下り信号検出回路、５・・・・・・スイ
ッチ回路、６・・・・・・割込発生回路、７・・・・・
・スリップ・フロップ回路、８・・・・・・リセット信
号、９・・・−・・リセット信号入力端子。
路例を示す図である。 １・・・・・・外部割込信号、２・・・・・・外部割込
信号入力端子、３・・・・・・立上シ信号検出回路、４
・・・・・・立下り信号検出回路、５・・・・・・スイ
ッチ回路、６・・・・・・割込発生回路、７・・・・・
・スリップ・フロップ回路、８・・・・・・リセット信
号、９・・・−・・リセット信号入力端子。
Claims (1)
- 立上り信号検出回路と立下り信号検出と両者を選択する
スイッチ回路とリセット時の外部割込信号によりスイッ
チ回路を制御する回路を備えた事を特徴とするマイクロ
コンピュータの割込制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16886585A JPS6228838A (ja) | 1985-07-31 | 1985-07-31 | 割込制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16886585A JPS6228838A (ja) | 1985-07-31 | 1985-07-31 | 割込制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6228838A true JPS6228838A (ja) | 1987-02-06 |
Family
ID=15875994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16886585A Pending JPS6228838A (ja) | 1985-07-31 | 1985-07-31 | 割込制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6228838A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63241640A (ja) * | 1987-03-24 | 1988-10-06 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | コンピュータ・システム |
| US5019850A (en) * | 1988-08-19 | 1991-05-28 | Fuji Photo Film Co., Ltd. | Photographic developing apparatus |
| KR100386084B1 (ko) * | 2000-12-29 | 2003-06-02 | 주식회사 하이닉스반도체 | 파워 온 리셋에 대한 구성정보 검출회로 |
-
1985
- 1985-07-31 JP JP16886585A patent/JPS6228838A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63241640A (ja) * | 1987-03-24 | 1988-10-06 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | コンピュータ・システム |
| JPH0512736B2 (ja) * | 1987-03-24 | 1993-02-18 | Intaanashonaru Bijinesu Mashiinzu Corp | |
| US5019850A (en) * | 1988-08-19 | 1991-05-28 | Fuji Photo Film Co., Ltd. | Photographic developing apparatus |
| KR100386084B1 (ko) * | 2000-12-29 | 2003-06-02 | 주식회사 하이닉스반도체 | 파워 온 리셋에 대한 구성정보 검출회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0180801B1 (ko) | 전원 공급의 자동 차단을 위한 제어 장치 | |
| JPS6228838A (ja) | 割込制御回路 | |
| JP2793226B2 (ja) | セルフ電源カウンタの入力判定方法 | |
| JP2871186B2 (ja) | マイクロコンピュータ | |
| JPH0229117A (ja) | リセット回路 | |
| KR930010940B1 (ko) | 입력인지 회로 | |
| JPS59187837U (ja) | リセツト装置 | |
| JPH09321612A (ja) | アップダウンカウンタ回路 | |
| JPS6130101U (ja) | 給湯器等の制御装置 | |
| JPS5928725U (ja) | リセツト回路 | |
| JPH0665924U (ja) | スイッチ入力回路 | |
| JPS62141930A (ja) | 系統安定化装置 | |
| JPH0358614A (ja) | 半導体装置 | |
| JPS58193825U (ja) | 突入電流制限回路 | |
| JPS61284113A (ja) | タイマ回路 | |
| JPS63296519A (ja) | 電子スイッチ | |
| JPS641326A (en) | And circuit device | |
| JPS603559A (ja) | デイジタル出力回路 | |
| JPS5923852U (ja) | マイクロコンピユ−タのインタラプト回路 | |
| JPS6327930A (ja) | 割込制御回路 | |
| JPS6482247A (en) | State setting circuit | |
| JPS6288039A (ja) | マイクロコンピユ−タの異常処理回路 | |
| JPS58134774U (ja) | バツテリ−チエツク回路 | |
| JPH0821838B2 (ja) | 入出力回路 | |
| JPS63111549A (ja) | マイクロコンピユ−タの異常動作防止回路 |