JPS6327930A - 割込制御回路 - Google Patents
割込制御回路Info
- Publication number
- JPS6327930A JPS6327930A JP61172165A JP17216586A JPS6327930A JP S6327930 A JPS6327930 A JP S6327930A JP 61172165 A JP61172165 A JP 61172165A JP 17216586 A JP17216586 A JP 17216586A JP S6327930 A JPS6327930 A JP S6327930A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- register
- shift register
- control circuit
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は割込制御回路、特にマイクロコンピュータなど
の割込制御回路に関する。
の割込制御回路に関する。
従来マイクロコンピュータなどの割込制御（ロ）路は、
ノイズによる誤動作を防ぐ為に第２図の様に外部装置１
からの割込要求信号２をシフトレジスタ３に入力し、シ
フトレジスタ３の出力が全てアクティブレベルになった
時にこれを論理和回路７で検知して割込信号６を発生さ
せる様に構成されていた。
ノイズによる誤動作を防ぐ為に第２図の様に外部装置１
からの割込要求信号２をシフトレジスタ３に入力し、シ
フトレジスタ３の出力が全てアクティブレベルになった
時にこれを論理和回路７で検知して割込信号６を発生さ
せる様に構成されていた。
したがって従来の割込制御回路は、ノイズと判断するパ
ルス幅および信号と判断するパルス幅が固定されており
、例えば割込信号２が成形整形されノイズの影響を考慮
する必要がない応用システムに於いては割込要求に対す
る応答が遅くなってしまうという欠点があった。
ルス幅および信号と判断するパルス幅が固定されており
、例えば割込信号２が成形整形されノイズの影響を考慮
する必要がない応用システムに於いては割込要求に対す
る応答が遅くなってしまうという欠点があった。
上述した従来の割込制御回路に対し、本発明による割込
制御回路はノイズとγｒＪ断するパルス幅をプログラム
で任意に設定できる独創的内容を有する。
制御回路はノイズとγｒＪ断するパルス幅をプログラム
で任意に設定できる独創的内容を有する。
本発明の割込制御回路は、シフトレジスタと比較器と比
較用レジスタとを備え、７フトレジスタと比較用レジス
タの内容を比較器で比較し両者の内容が一致した場合に
割込信号６を発生させる様に構成されている。
較用レジスタとを備え、７フトレジスタと比較用レジス
タの内容を比較器で比較し両者の内容が一致した場合に
割込信号６を発生させる様に構成されている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例でを示すブロック図ある。外
部装置ｌからの割込要求信号２がシフトレジスタ３に入
力され、シフトレジスタ３の出力と比較用レジスタ５の
出力とが比較器４にそれぞれ接続されている。この様に
接続されているので、割込要求信号２がシフトレジスタ
３に入力された場合に比較器４はシフトレジスタ３の出
力と比較用レジスタ５の出力とを比較して一致したとき
に割込信号６を発生させる。
部装置ｌからの割込要求信号２がシフトレジスタ３に入
力され、シフトレジスタ３の出力と比較用レジスタ５の
出力とが比較器４にそれぞれ接続されている。この様に
接続されているので、割込要求信号２がシフトレジスタ
３に入力された場合に比較器４はシフトレジスタ３の出
力と比較用レジスタ５の出力とを比較して一致したとき
に割込信号６を発生させる。
以上説明した様に本発明によれば、比較用レジスタの内
容をプログラムで設定する事によ）、従来の割込制御回
路と同等のノイズ除去機能を有し。
容をプログラムで設定する事によ）、従来の割込制御回
路と同等のノイズ除去機能を有し。
さらに応用システムに対応してノイズと判断するパルス
幅を任意に設定する事ができる割込制御回路が得られる
。
幅を任意に設定する事ができる割込制御回路が得られる
。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図。
第２図は従来の回路例を示すブロック図である。
１・・・・・・外部装置、２・・・・・・割込要求信号
、３・・・・・・シフトレジスタ、４・・・・・・比較
器、５・・・・・・比較用レジスタ、６・・・・・・割
込信号、７・・・・・・論理和回路。
、３・・・・・・シフトレジスタ、４・・・・・・比較
器、５・・・・・・比較用レジスタ、６・・・・・・割
込信号、７・・・・・・論理和回路。
Claims (1)
- 割込要求信号を入力して保持するシフトレジスタと、割
込条件をあらかじめ設定した比較用レジスタと、前記シ
フトレジスタが送出する前記割込要求と前記比較用レジ
スタが送出する前記割込条件とを入力して比較し両者が
一致したときに割込信号を送出する比較器とを有するこ
とを特徴とする割込制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172165A JPS6327930A (ja) | 1986-07-21 | 1986-07-21 | 割込制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172165A JPS6327930A (ja) | 1986-07-21 | 1986-07-21 | 割込制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6327930A true JPS6327930A (ja) | 1988-02-05 |
Family
ID=15936776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61172165A Pending JPS6327930A (ja) | 1986-07-21 | 1986-07-21 | 割込制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6327930A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04311246A (ja) * | 1991-04-10 | 1992-11-04 | Fujitsu Ltd | 割込み受付回路 |
-
1986
- 1986-07-21 JP JP61172165A patent/JPS6327930A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04311246A (ja) * | 1991-04-10 | 1992-11-04 | Fujitsu Ltd | 割込み受付回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5638510A (en) | Multiplexed system with watch dog timers | |
| JPH0351002B2 (ja) | ||
| JPS6327930A (ja) | 割込制御回路 | |
| JPH06348507A (ja) | マイクロコンピュータ | |
| JPH0426914Y2 (ja) | ||
| JPH0426915Y2 (ja) | ||
| JPH01241665A (ja) | マルチプロセッサ・システムのリセット方式 | |
| JPH033020A (ja) | 制御線瞬断認識防止回路 | |
| JP2516711B2 (ja) | ウォッチドッグタイマ装置 | |
| JPS59216254A (ja) | 割込みレベル制御方式 | |
| JPS61248102A (ja) | プロセス調節計 | |
| JPH0418044Y2 (ja) | ||
| SU1124308A1 (ru) | Устройство управлени прерыванием | |
| JPH0573360A (ja) | ウオツチドツグ・タイマ | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPS58172761A (ja) | ウオツチドツグ回路 | |
| JPH09237205A (ja) | プログラム暴走検出装置 | |
| JPH01290041A (ja) | 割込み制御回路 | |
| JPH0193827A (ja) | 割り込み回路 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPH02278342A (ja) | マイクロコンピュータ | |
| JPH0638240B2 (ja) | 多重系フェイルセーフコンピュータシステム | |
| JPH01177117A (ja) | マイクロコンピュータ | |
| JPS5985130A (ja) | スイツチ入力回路 | |
| JPH01191951A (ja) | マイコンの暴走監視回路 |