JPH01177117A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH01177117A JPH01177117A JP63000911A JP91188A JPH01177117A JP H01177117 A JPH01177117 A JP H01177117A JP 63000911 A JP63000911 A JP 63000911A JP 91188 A JP91188 A JP 91188A JP H01177117 A JPH01177117 A JP H01177117A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- circuit
- latch
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータ、特に外部にデータを
出力する出力回路の機能に関する。
出力する出力回路の機能に関する。
従来の技術としては、第２図に示すような出力回路を有
するマイクロコンピュータがある。プログラム（以下、
書き込み命令と記す。）により出力回路にデータを書き
込むと、出力回路は次の書き込み命令が実行されるまで
同じデータを出力端子に出力し続ける。
するマイクロコンピュータがある。プログラム（以下、
書き込み命令と記す。）により出力回路にデータを書き
込むと、出力回路は次の書き込み命令が実行されるまで
同じデータを出力端子に出力し続ける。
上述した従来の出力回路では、出力端子が外来のノイズ
、サージなどの影響を受けて、出力端子のデータが変化
しても、その状態を検出することができないために、シ
ステムの正常動作を妨げるという欠点がある。
、サージなどの影響を受けて、出力端子のデータが変化
しても、その状態を検出することができないために、シ
ステムの正常動作を妨げるという欠点がある。
本発明の目的は、出力端子のデータが書き込み命令とは
独立に変化した場合に、その状態を検出してシステムの
暴走を防ぐ機能を有するマイクロコンピュータを提供す
ることにある。
独立に変化した場合に、その状態を検出してシステムの
暴走を防ぐ機能を有するマイクロコンピュータを提供す
ることにある。
本発明のマイクロコンピュータは、外部にデータを出力
する出力回路の他に、書き込み命令により出力回路に書
き込まれたデータとそのデータを出力する出力端子とを
比較する比較回路と、この比較回路の出力信号を入力と
する割り込み制御回路とを有している。
する出力回路の他に、書き込み命令により出力回路に書
き込まれたデータとそのデータを出力する出力端子とを
比較する比較回路と、この比較回路の出力信号を入力と
する割り込み制御回路とを有している。
したがって、出力端子のデータがノイズ、サージなどの
影響で変化しても、この比較回路と割り込み制御回路に
より、システムの暴走を防ぐことが可能である。
影響で変化しても、この比較回路と割り込み制御回路に
より、システムの暴走を防ぐことが可能である。
次に、本発明について図面を参照して説明する。
第１図は、本発明の回路ブロック図である。この実施例
のマイクロコンピュータの出力回路１の出力部は、Ｎチ
ャネルＭＯ８）ランジスタ９のオーブンドレイン構造で
ある。また、出力ラッチ２とこの出力ラッチ２のデータ
と出力端子４のデータを比較して異なっていれば、割り
込み制御回路７に割り込み要求信号８を出力する比較回
路６とを含んで構成される。
のマイクロコンピュータの出力回路１の出力部は、Ｎチ
ャネルＭＯ８）ランジスタ９のオーブンドレイン構造で
ある。また、出力ラッチ２とこの出力ラッチ２のデータ
と出力端子４のデータを比較して異なっていれば、割り
込み制御回路７に割り込み要求信号８を出力する比較回
路６とを含んで構成される。
書き込み命令を実行すると、内部データバス６よりデー
タラッチ２にデータが書き込まれる。出力端子４のデー
タと出力ラッチ２のデータは、比較回路６に入力される
。比較された結果、出力端子４と出力ラッチ２のデータ
が異なっていると割り込み制御回路７に割り込み要求信
号８を出力する。
タラッチ２にデータが書き込まれる。出力端子４のデー
タと出力ラッチ２のデータは、比較回路６に入力される
。比較された結果、出力端子４と出力ラッチ２のデータ
が異なっていると割り込み制御回路７に割り込み要求信
号８を出力する。
以上説明したように本発明のマイクロコンピュータは、
外来のノイズ、サージなどの影響を受けて出力端子のデ
ータが変化した場合、比較回路より割り込み要求信号が
出力され、割り込み制御回路により割り込みが発生する
。したがって、割り込み処理のプログラムで暴走対策を
行うことにより、システムの異常動作を防ぐことができ
る。
外来のノイズ、サージなどの影響を受けて出力端子のデ
ータが変化した場合、比較回路より割り込み要求信号が
出力され、割り込み制御回路により割り込みが発生する
。したがって、割り込み処理のプログラムで暴走対策を
行うことにより、システムの異常動作を防ぐことができ
る。
第１図は本発明の一実施例の要部のブロック図である。
第２図は従来例を示すブロック図である。
１・・・・・・出力回路、２・・・・・・出力ラッチ、
３・・・・・・インバータ回路、４・・・・・・出力端
子。 代理人 弁理士 内 原 音
３・・・・・・インバータ回路、４・・・・・・出力端
子。 代理人 弁理士 内 原 音
Claims (1)
- プログラムの実行によりデータを書き込み、外部にその
データを出力する出力回路を有するマイクロコンピュー
タにおいて、前記出力回路に書き込まれたデータとその
データを出力する出力端子からのデータとを比較する比
較回路と、前記比較回路の出力信号を入力とする割り込
み制御回路とを有することを特徴とするマイクロコンピ
ュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63000911A JPH01177117A (ja) | 1988-01-05 | 1988-01-05 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63000911A JPH01177117A (ja) | 1988-01-05 | 1988-01-05 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01177117A true JPH01177117A (ja) | 1989-07-13 |
Family
ID=11486860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63000911A Pending JPH01177117A (ja) | 1988-01-05 | 1988-01-05 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01177117A (ja) |
-
1988
- 1988-01-05 JP JP63000911A patent/JPH01177117A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01297735A (ja) | マイクロプロセッサ | |
| JPH01177117A (ja) | マイクロコンピュータ | |
| JPH0520224A (ja) | マイクロコンピユータ | |
| JPH02278342A (ja) | マイクロコンピュータ | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JPS59229662A (ja) | 共有メモリ制御回路 | |
| JPH10143462A (ja) | マイクロコンピュータ | |
| JPS6327930A (ja) | 割込制御回路 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JP3110222B2 (ja) | マイクロコンピュータ | |
| JP2648029B2 (ja) | インサーキット・エミュレータ | |
| JPH0535914B2 (ja) | ||
| JPH03266110A (ja) | コンピュータのリセット装置 | |
| JPS62279430A (ja) | 情報処理装置 | |
| JPH02210545A (ja) | マイクロプロセッサ | |
| JPS6379140A (ja) | デイジタル集積回路 | |
| JPH06139084A (ja) | 情報処理装置 | |
| JPS62120544A (ja) | 情報処理装置 | |
| JPH03171332A (ja) | 異常アクセス検出方式 | |
| JPS60209851A (ja) | プログラム・シ−ケンス・ストツプ方式 | |
| JPH02263222A (ja) | ディジタル・シグナル・プロセッサーのリセット入力方式 | |
| JPS62214440A (ja) | 未定義命令監視方式 | |
| JPH04143837A (ja) | マイクロプロセッサとマルチマイクロプロセッサシステム | |
| JPH01291365A (ja) | ディジタル信号処理回路 | |
| JP2001101019A (ja) | レジスタ保護回路 |