JPS62279430A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS62279430A JPS62279430A JP12306486A JP12306486A JPS62279430A JP S62279430 A JPS62279430 A JP S62279430A JP 12306486 A JP12306486 A JP 12306486A JP 12306486 A JP12306486 A JP 12306486A JP S62279430 A JPS62279430 A JP S62279430A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interrupt request
- control unit
- microprogram
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
技術分野
本発明は情報処理装置に関し、特にマイクロプログラム
制御部と、マイクロプログラム制御部に割込み、マイク
ロプログラム制御部の指示によって動作するハードウェ
ア制御部とを含んで構成される情報処理装置に関する。
制御部と、マイクロプログラム制御部に割込み、マイク
ロプログラム制御部の指示によって動作するハードウェ
ア制御部とを含んで構成される情報処理装置に関する。
従来技術
近年マイクロプログラム制御の情報処理装置がますます
増加の傾向にあるが、マイクロプログラム制御を用いた
装置の一つにマイクロプログラム制御部と、マイクロプ
ログラム制御部に割込み、マイクロプログラム制御部の
指示によって動作するハードウェア制@品とを待ち、以
下の動作を行う装置がある。ハードウェア制御部は通常
、自分自身の判断で処理を行っているが、マイクロプロ
グラムill 111部の判断や処理が必要になると、
マイクロプログラム制御部に対して割込みの形で、割込
みの種別を判断する情報を伴って割込み要求を上げ、マ
イクロプログラム制御18]部の指示があるまでfj+
作を中断する。これに対してマイクロプログラムiti
制御部は、ハードウェア制御部の割込み要因が何である
かを判断し、ハードウェア制御部に対して割込み要因に
応じた指示を出す。ハードウェアt’4+ m部ではマ
イクロプログラム制御部の指示によって処理を再開し、
再びマイクロプログラム制御部の判断や処理を必要とす
るまで、処理を続行する。
増加の傾向にあるが、マイクロプログラム制御を用いた
装置の一つにマイクロプログラム制御部と、マイクロプ
ログラム制御部に割込み、マイクロプログラム制御部の
指示によって動作するハードウェア制@品とを待ち、以
下の動作を行う装置がある。ハードウェア制御部は通常
、自分自身の判断で処理を行っているが、マイクロプロ
グラムill 111部の判断や処理が必要になると、
マイクロプログラム制御部に対して割込みの形で、割込
みの種別を判断する情報を伴って割込み要求を上げ、マ
イクロプログラム制御18]部の指示があるまでfj+
作を中断する。これに対してマイクロプログラムiti
制御部は、ハードウェア制御部の割込み要因が何である
かを判断し、ハードウェア制御部に対して割込み要因に
応じた指示を出す。ハードウェアt’4+ m部ではマ
イクロプログラム制御部の指示によって処理を再開し、
再びマイクロプログラム制御部の判断や処理を必要とす
るまで、処理を続行する。
このような従来の情報処理装置では、ハードウェア制御
部が故障などの原因で誤って割込み要求を上げても、マ
イクロプログラム制御部は上げられた割込み要求に対応
する動作指示を与える。しかし、故障などの原因で誤っ
て割込み要求を上げている場合には、マイクロプログラ
ム制御部がハードウェア制御部に対して動作指示を与え
ても割込み要因がリセットされず、同一の割込み要求を
繰返し、マイクロプログラム制御部で実行される他の処
理が阻害されるという欠点があった。また、マイクロプ
ログラム制御部の動作指示によって、ハードウェア制御
部の内部が変化してしまいハードウェア制御部の障害解
析の複雑さを招くという欠点もあった。
部が故障などの原因で誤って割込み要求を上げても、マ
イクロプログラム制御部は上げられた割込み要求に対応
する動作指示を与える。しかし、故障などの原因で誤っ
て割込み要求を上げている場合には、マイクロプログラ
ム制御部がハードウェア制御部に対して動作指示を与え
ても割込み要因がリセットされず、同一の割込み要求を
繰返し、マイクロプログラム制御部で実行される他の処
理が阻害されるという欠点があった。また、マイクロプ
ログラム制御部の動作指示によって、ハードウェア制御
部の内部が変化してしまいハードウェア制御部の障害解
析の複雑さを招くという欠点もあった。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、割込み要求によってマイクロプログラム
制御部で実行される他の処理を阻害するのを防止し、ハ
ードウェア部における障害解析を容易に行える情報処理
@置の提供を目的とする。
されたもので、割込み要求によってマイクロプログラム
制御部で実行される他の処理を阻害するのを防止し、ハ
ードウェア部における障害解析を容易に行える情報処理
@置の提供を目的とする。
R’1rAOソ」處
本発明による情報処理装置は、マイクロプログラム制御
部と、前記マイクロプログラム制御部に割込み要求を出
力し、前記割込み要求に対応した動作指示に応答して動
作するハードウェア制御部とにより構成される情報処理
装置であって、予測される前記割込み要求以外の要求を
阻止するようにしたことを特徴とする。
部と、前記マイクロプログラム制御部に割込み要求を出
力し、前記割込み要求に対応した動作指示に応答して動
作するハードウェア制御部とにより構成される情報処理
装置であって、予測される前記割込み要求以外の要求を
阻止するようにしたことを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例を示すブロック図である。図
において、本実施例は、ハードウェア制御部1とマイク
ロプログラム制御部2とにより構成され、ハードウェア
制御部1は割込み要因a〜dと、割込み要因a−dに夫
々対応したフリップフロップ11〜14と、アンド回路
15〜18と、オア回路19と、エンコーダ20とを含
んで構成されている。
において、本実施例は、ハードウェア制御部1とマイク
ロプログラム制御部2とにより構成され、ハードウェア
制御部1は割込み要因a〜dと、割込み要因a−dに夫
々対応したフリップフロップ11〜14と、アンド回路
15〜18と、オア回路19と、エンコーダ20とを含
んで構成されている。
ハードウェア制御部1からマイクロプログラム制御部2
へは割込み要求25および割込みパラメータ26.27
が、マイクロプログラム制御部2からハードウェア制御
部1へは指示信号28および指示パラメータ29が夫々
送出される。
へは割込み要求25および割込みパラメータ26.27
が、マイクロプログラム制御部2からハードウェア制御
部1へは指示信号28および指示パラメータ29が夫々
送出される。
第2図はハードウェア制御部1の刷込み要因a〜dの発
生順序を示した図である。図において、割込み要因aの
次は割込み要因aまたはb、割込み要因すの次は割込み
要因Cまたはd、;gll込み要因Cの次は割込み要因
a、割込み要因dの次は割込み要因aの割込みが起こる
事を示している。これ以外の組合せ、例えば割込み要因
Cの次にv1込み要因dの割込みは正常な状態では起こ
らない。
生順序を示した図である。図において、割込み要因aの
次は割込み要因aまたはb、割込み要因すの次は割込み
要因Cまたはd、;gll込み要因Cの次は割込み要因
a、割込み要因dの次は割込み要因aの割込みが起こる
事を示している。これ以外の組合せ、例えば割込み要因
Cの次にv1込み要因dの割込みは正常な状態では起こ
らない。
第3図はエンコーダ20の入力と出力との関係図である
。図において、信号線21が「1」の時、エンコーダ2
0の出力である割込みパラメータ26.27は「11」
になり割込み要因aがオンになったことを示す。信号線
21が「0」で信号線22が「1」の時はエンコーダ2
0の出力が「10」になり、割込み要因すがオンになっ
たことを示す。ざらに、信号線21.22がrOJで信
号線23が「1」の時にはエンコーダ2oの出力が「0
1」になり、割込み要因Cがオンになったことを示し、
信号線21〜23が「O」で信号線24が「1」の時に
はエンコーダ20の出力が「00」になり、割込み要因
dがオンになったことを示す。また信号線21〜24が
全てrOJの時にはエンコーダ2oの出力は不定である
。
。図において、信号線21が「1」の時、エンコーダ2
0の出力である割込みパラメータ26.27は「11」
になり割込み要因aがオンになったことを示す。信号線
21が「0」で信号線22が「1」の時はエンコーダ2
0の出力が「10」になり、割込み要因すがオンになっ
たことを示す。ざらに、信号線21.22がrOJで信
号線23が「1」の時にはエンコーダ2oの出力が「0
1」になり、割込み要因Cがオンになったことを示し、
信号線21〜23が「O」で信号線24が「1」の時に
はエンコーダ20の出力が「00」になり、割込み要因
dがオンになったことを示す。また信号線21〜24が
全てrOJの時にはエンコーダ2oの出力は不定である
。
今、ハードウェア制御部1で割込み要因aがオンになり
、この時フリップフロップ11がセット状態にあったと
すると、割込み要因aはアンド回路15.オア回路19
を通して割込み要求25となり、マイクロプログラム制
御部2に送出される。
、この時フリップフロップ11がセット状態にあったと
すると、割込み要因aはアンド回路15.オア回路19
を通して割込み要求25となり、マイクロプログラム制
御部2に送出される。
それと同時に割込み要因aはアンド回路15.工ンコー
ダ20を通って「11」の割込みパラメータ26.27
となり、マイクロプログラム制御部2に送出される。そ
して、ハードウェア制御部1はマイクロプログラム制御
部2の指示があるまで動作を停止する。
ダ20を通って「11」の割込みパラメータ26.27
となり、マイクロプログラム制御部2に送出される。そ
して、ハードウェア制御部1はマイクロプログラム制御
部2の指示があるまで動作を停止する。
マイクロプログラム制御部2は割込みを受付けると、割
込みパラメータ26.27が「11」であることにより
割込み要因aが起った事を知り、この割込みに対する指
示を指示信号28と指示パラメータ2つとを通して行う
。それと同時に、次に予測される割込みに対応するフリ
ップフロップ(ここではフリップフロップ11とフリッ
プフロップ12)をセットし、それ以外をリセットする
。
込みパラメータ26.27が「11」であることにより
割込み要因aが起った事を知り、この割込みに対する指
示を指示信号28と指示パラメータ2つとを通して行う
。それと同時に、次に予測される割込みに対応するフリ
ップフロップ(ここではフリップフロップ11とフリッ
プフロップ12)をセットし、それ以外をリセットする
。
ハードウェア制御部1はマイクロプログラム制御部2の
指示を受けると、停止中の動作を再開して再び動き始め
る。その後、ハードウェア制御部1で割込み要因Cが故
障などの原因でオンになったとすると、この割込み要因
Cは予測された割込みではないので、フリップフロップ
13はセットされていない。このため割込み要因Cがオ
ンになってもマイクロプログラム制御部2に対する割込
みは起らず、マイクロプログラム制御部2で実行される
他の処理を阻害しない。
指示を受けると、停止中の動作を再開して再び動き始め
る。その後、ハードウェア制御部1で割込み要因Cが故
障などの原因でオンになったとすると、この割込み要因
Cは予測された割込みではないので、フリップフロップ
13はセットされていない。このため割込み要因Cがオ
ンになってもマイクロプログラム制御部2に対する割込
みは起らず、マイクロプログラム制御部2で実行される
他の処理を阻害しない。
また、マイクロプログラム制御部2はハードウェア制御
部1に対して何の指示も行わないため、ハードウェア制
御部1の内容は余分な指示を与える前の情報、すなわち
故障などがおこった状態が保存される。
部1に対して何の指示も行わないため、ハードウェア制
御部1の内容は余分な指示を与える前の情報、すなわち
故障などがおこった状態が保存される。
このように、マイクロプログラム制御部2からの指示に
よる動作終了後になされる割込み要求として、予測され
る割込み要求以外は行わないようにすることによって、
マイクロプログラム制御部2で実行される他の処理を阻
害するのを防止し、ハードウェア制御部1の障害解析を
容易に行うことができる。
よる動作終了後になされる割込み要求として、予測され
る割込み要求以外は行わないようにすることによって、
マイクロプログラム制御部2で実行される他の処理を阻
害するのを防止し、ハードウェア制御部1の障害解析を
容易に行うことができる。
発明の詳細
な説明したように本発明によれば、予測される割込み要
求以外は阻止して、割込み要求として送出しないように
することによって、マイクロプログラム制御部で実行さ
れる他の!2!l理を阻害するのを防止し、ハードウェ
ア制御部の障害解析を容易に行えるという効果がある。
求以外は阻止して、割込み要求として送出しないように
することによって、マイクロプログラム制御部で実行さ
れる他の!2!l理を阻害するのを防止し、ハードウェ
ア制御部の障害解析を容易に行えるという効果がある。
第1図は本発明の一実施例を示すブロック図、第2図は
ハードウェア制御部の割込み要因の発生順序を示す図、
第3図はエンコーダの入力と出力との関係図である。 主要部分の符号の説明 11〜14・・・・・・フリップフロップ15〜18・
・・・・・アンド回路 19・・・・・・オア回路 20・・・・・・エンコーダ a〜d・・・・・・割込み要因
ハードウェア制御部の割込み要因の発生順序を示す図、
第3図はエンコーダの入力と出力との関係図である。 主要部分の符号の説明 11〜14・・・・・・フリップフロップ15〜18・
・・・・・アンド回路 19・・・・・・オア回路 20・・・・・・エンコーダ a〜d・・・・・・割込み要因
Claims (2)
- (1)マイクロプログラム制御部と、前記マイクロプロ
グラム制御部に割込み要求を出力し、前記割込み要求に
対応した動作指示に応答して動作するハードウェア制御
部とにより構成される情報処理装置であって、予測され
る前記割込み要求以外の要求を阻止するようにしたこと
を特徴とする情報処理装置。 - (2)前記割込み要求が割込み要求信号と、前記割込み
要求を特定する特定情報とを含み、予め設定された前記
割込み要求の発生順序と前記特定情報とにより次割込み
要求を予測するようにしたことを特徴とする特許請求の
範囲の第1項の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12306486A JPS62279430A (ja) | 1986-05-28 | 1986-05-28 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12306486A JPS62279430A (ja) | 1986-05-28 | 1986-05-28 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62279430A true JPS62279430A (ja) | 1987-12-04 |
Family
ID=14851303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12306486A Pending JPS62279430A (ja) | 1986-05-28 | 1986-05-28 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62279430A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013099022A1 (ja) * | 2011-12-28 | 2013-07-04 | 富士通株式会社 | データ処理装置、送信装置、スケジューリング方法、送信制御方法、スケジューリングプログラム、および送信制御プログラム |
-
1986
- 1986-05-28 JP JP12306486A patent/JPS62279430A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013099022A1 (ja) * | 2011-12-28 | 2013-07-04 | 富士通株式会社 | データ処理装置、送信装置、スケジューリング方法、送信制御方法、スケジューリングプログラム、および送信制御プログラム |
JPWO2013099022A1 (ja) * | 2011-12-28 | 2015-04-30 | 富士通株式会社 | データ処理装置、送信装置、スケジューリング方法、送信制御方法、スケジューリングプログラム、および送信制御プログラム |
US9274827B2 (en) | 2011-12-28 | 2016-03-01 | Fujitsu Limited | Data processing apparatus, transmitting apparatus, transmission control method, scheduling method, and computer product |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3566368A (en) | Delta clock and interrupt logic | |
JPS62279430A (ja) | 情報処理装置 | |
JPH01246602A (ja) | プログラマブルコントローラ用特殊機能ユニット | |
JPS6320633A (ja) | 情報処理装置 | |
JPH053017B2 (ja) | ||
JPH053016B2 (ja) | ||
JPH0758470B2 (ja) | 仮想計算機の割込み制御方式 | |
JPH1020968A (ja) | 選択的ハードウェア・リセット回路 | |
JPH0573360A (ja) | ウオツチドツグ・タイマ | |
JPS61138301A (ja) | プログラマブルコントロ−ラの制御回路 | |
JPS63155330A (ja) | マイクロプログラム制御装置 | |
JPS6165345A (ja) | チヤネル処理方式 | |
JPH01124035A (ja) | 出力データ制御装置 | |
JPS63298458A (ja) | デ−タ転送回路 | |
JPH01120634A (ja) | 割込み制御装置 | |
JPS6327930A (ja) | 割込制御回路 | |
JPS60201447A (ja) | サ−ビスプロセツサ切り替え回路 | |
JPH01200438A (ja) | 割込み制御回路 | |
JPS61267137A (ja) | 割込み動作制御方式 | |
JPS62191939A (ja) | 緊急動作装置 | |
JPS5911936B2 (ja) | デ−タツウシンシヨリソウチ | |
JPH10161887A (ja) | 割込み信号同期化方法及び割込み信号同期化装置 | |
JPH0540666A (ja) | 集積回路マイクロプロセツサの割り込みモニタ装置 | |
JPS61241848A (ja) | 電子計算機の異常検出回路 | |
JPH01290041A (ja) | 割込み制御回路 |