JPH0540666A - 集積回路マイクロプロセツサの割り込みモニタ装置 - Google Patents

集積回路マイクロプロセツサの割り込みモニタ装置

Info

Publication number
JPH0540666A
JPH0540666A JP3017277A JP1727791A JPH0540666A JP H0540666 A JPH0540666 A JP H0540666A JP 3017277 A JP3017277 A JP 3017277A JP 1727791 A JP1727791 A JP 1727791A JP H0540666 A JPH0540666 A JP H0540666A
Authority
JP
Japan
Prior art keywords
interrupt
monitor
program
circuit
interruption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3017277A
Other languages
English (en)
Inventor
Hideo Yamazaki
英男 山崎
Mitsuhiro Adachi
光宏 足立
Masamichi Izumida
正道 泉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V M TECHNOL KK
Original Assignee
V M TECHNOL KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V M TECHNOL KK filed Critical V M TECHNOL KK
Priority to JP3017277A priority Critical patent/JPH0540666A/ja
Publication of JPH0540666A publication Critical patent/JPH0540666A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【目的】 割り込み処理プログラム自体のデバッグ、モ
ニタリングを、このプログラムを修正することなく実現
すること。 【構成】 割り込み処理機能を備えた集積回路マイクロ
プロセッサにおいて、モニタ制御フラグ装置4によって
モニタ動作が可であると規定されている場合に、モニタ
装置5は、割り込みの受け付けを検出すると、割り込み
モニタ動作を起動させるように、伝達装置2を介してプ
ログラム実行制御装置3に指示を与える。制御装置3は
プロセッサ内の状態を割り込みモニタ動作が可能な状態
となるように設定した後、対応する割り込みモニタプロ
グラムを起動する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は割り込み処理機能を備え
た集積回路マイクロプロセッサに関するものである。さ
らに詳しくは、本発明は、このような集積回路マイクロ
プロセッサにおける割り込み動作を監視する割り込みモ
ニタ装置に関するものである。
【0002】
【従来の技術】一般的に、集積回路マイクロプロセッサ
は、マイクロプロセッサ外部で発生する事象を認識する
ために割り込み入力回路を備えている。この回路の割り
込み入力に信号が印加されると、割り込み受け付け回路
が実行中のプログラムを中断し、しかる後に予め設定さ
れている割り込み処理プログラムを起動する。割り込み
入力によって起動される割り込み処理プログラムの主た
る目的は、外部ハードウエアへのソフトウエアによるサ
ービスである場合が多い。一方、マイクロプロセッサ内
部の特殊な状況をプログラムに伝達するために、内部割
り込み、あるいは例外と呼ばれる割り込みが利用される
ことも多い。この場合には、マイクロプロセッサ内部で
発生したエラーなどの特殊な状況を、対応する検出回路
によって検出して、内部割り込み信号を発生させる。発
生した内部割り込み信号は、外部割り込み信号と同様に
割り込み受け付け回路に供給され、外部からの割り込み
と同様に予め設定されている割り込み処理プログラムが
起動される。
【0003】ここで、プログラムのデバッグ作業あるい
はプログラムの改良作業においては、作業対象となるプ
ログラムを支援プログラムで観測、制御する場合には、
割り込みが使用される。また、マイクロプロセッサを用
いたマルチ・プログラムの計算機システムでは、各プロ
グラムが計算機資源を利用する上で競合することを回避
するため、あるいは、不用意あるいは故意に他のプログ
ラムを妨害するようなプログラムを規制するために、モ
ニタやオペレーティングシステムと呼ばれる基本プログ
ラムにより割り込みを行って、他の応用プログラムの観
測および制御を行うようにしている。このように、他の
プログラムの観測および制御のために割り込み処理プロ
グラムが利用される。
【0004】
【発明が解決しようとする課題】ここで、このように利
用される割り込み処理プログラムそれ自体を観測および
制御する場合には、通常とは異なる手法が必要になる。
マイクロプロセッサが複数の割り込みをもっている場合
には、一つの割り込み処理プログラムを用いて他の割り
込み処理プログラムを観察、制御できるようなソフトウ
エアを利用することができる。しかし、割り込み処理プ
ログラムはハードウエア的に相互に競合することが多い
ので、このような方法を利用できない場合が多い。従っ
て、一般的に利用可能な方法は、対象となる割り込み処
理プログラムを修正して、観測、制御のための機能を組
み込むことである。この方法は一般的ではあるが、プロ
グラムを修正する必要があるので、ソフトウエア的な工
程が増えるという欠点がある。また、観測、制御のため
のオーバーヘッドが過度に大きくなるという欠点があ
る。
【0005】本発明の課題は、割り込み処理機構をもつ
集積回路マイクロプロセッサにおいて、割り込みあるい
は例外処理プログラムを他のプログラムで効率良く観
測、制御することの可能な割り込みモニタ装置を実現す
ることにある。
【0006】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の集積回路マイクロプロセッサにおける割
り込みモニタ装置は、プログラムの実行を制御する制御
手段と、外部割り込みおよび内部割り込みの少なくとも
一方の割り込みを受け付ける割り込み受け付け手段と、
この割り込み受け付け手段によって割り込みが受け付け
られた旨を前記制御手段に伝達する伝達手段と、この伝
達手段を監視して割り込みの受け付けを検知し、割り込
みモニタ動作を、前記伝達手段を介して前記制御手段に
対して指示可能な割り込みモニタ手段とを有しており、
この割り込みモニタ手段は、割り込みモニタ動作の起動
の可否を規定するモニタ制御フラグ手段によって割り込
みモニタ動作が許可されている場合に、制御装置に対し
て割り込みモニタ動作を起動させるようにしている。
【0007】
【実施例】以下に、図1を参照して本発明の実施例を説
明する。
【0008】図1は本例のCMOS構造の集積回路マイ
クロプロセッサにおける主要部分の概略ブロック図であ
る。図において、1は、外部割り込みおよび内部割り込
みの大部分を受け付ける割り込み受け付け装置である。
この装置1において受け付けられた割り込みは、伝達装
置2に供給され、ここを介して制御装置3に供給され
る。この制御装置3はプログラムの実行制御を司る部分
である。4はモニタ制御フラグ装置であり、割り込みモ
ニタ動作の可否を規定するものである。5はモニタ装置
であり、上記の伝達装置を常時監視しており、割り込み
の発生を検出する。割り込みの発生を検出した場合にお
いて、モニタ制御フラグ装置4によって割り込みモニタ
動作が可能であると規定されているときには、割り込み
モニタ動作の開始指令を伝達装置2を介して制御装置3
に供給する。制御装置3は、割り込みモニタ動作の開始
指令を受け取ると、割り込みの種別と割り込みモニタ動
作によって破壊されるおそれのある内部状態を、マイク
ロプロセッサ内部のレジスタファイル6に供給して、こ
こに保持する。しかる後に、記憶部内に格納されている
対応する割り込みモニタプログラム7に分岐する。
【0009】一方、8は命令デコード装置であり、マイ
クロプロセッサ命令を解読する。ここで、命令によって
もソフトウエア割り込みと称する割り込みを起こすこと
ができ、このようにするためには、命令デコード装置を
割り込み受け付け回路としても機能させれば良い。一般
のマイクロプロセッサ命令は命令デコード装置8でデコ
ードされた後、伝達装置2に供給される。この伝達装置
2は内部命令のエンコード装置として機能する。よっ
て、ここにおいてマイクロプロセッサ命令は内部命令に
変換されて、制御装置3に供給される。
【0010】次に、上記の各部分を更に詳細に説明す
る。まず、割り込み受け付け装置1は、複数の割り込み
検出回路11、12、13、14と、検出された割り込
みの優先実行順位を決定する優先度調整回路15を備え
ている。割り込み検出回路11は、通常の割り込み入力
端子INTREQに接続される検出回路であり、レベル
検出型の回路が使用されている。割り込み検出回路12
は、優先度の高い割り込み入力端子NM1に接続される
検出回路であり、エッジ検出型の回路が使用されてい
る。割り込み検出回路13は内部割り込み検出用の回路
であり、マイクロプロセッサ内における算術論理演算ユ
ニット(ALU)およびこのユニットにおける特定の演
算結果などを保持するフリッププロップの集合体である
プログラム・ステート・ワード(PSW)と呼ばれるレ
ジスタ装置を監視する。具体的に述べると、この検出回
路13による検出対象は、例えばゼロによる割算、オー
バーフロー、アウト・オブ・レンジなどの演算例外であ
る。残りの割り込み検出回路14も内部割り込み検出用
の回路であり、メモリ・アクセスのためのアドレス計算
回路(ACAL)およびメモリへのアクセスを実行する
バス・インターフェース・ユニット(BIU)を監視す
る。すなわち、この検出回路14による検出対象は、予
め指定された範囲外や使用する権利のないメモリ、ある
いは物理メモリ上に存在しないメモリ・データなどへの
アクセスである。一方、上記の優先度調整回路15は、
同時に複数の割り込みが発生した場合において各割り込
みの優先順位を決定する回路であり、プライオリタイザ
として知られている回路部分と検出禁止回路を備えてい
る。プライオリタイザは最も優先度の高い入力を選択す
るための回路であり、例えば順位固定のランダム論理回
路から制作可能である。検出禁止回路は、ソフトウエア
による検出禁止指令を発生すると共に、ハードウエアに
よる検出禁止区間の指定処理も行う。
【0011】次に、プログラムの実行を制御する制御装
置3は、例えば、プログラマブル・ロジック・アレイ方
式の回路をフィートバック結合して構成したステート・
マシン群、例えば3個のステート・マシンを中心として
構成でき、ステート・マシン群の入力を制御する入力制
御回路、出力を制御する出力制御回路、入出力のうちの
特定のものを多重化するマルチプレクサ回路、入出力の
特定のものをデコードおよびエンコードするためのデコ
ード回路およびエンコード回路などを備えている。本例
の制御装置3は、この制御装置専用の内部命令を受けて
動作する。このため、一般のマイクロプロセッサ命令
は、命令デコード装置8でデコードされた後に、伝達装
置2によって内部命令に変換されて制御装置3に供給さ
れる。同様に、割り込み受け付け装置1において受け付
けられた割り込みも、伝達装置2によって内部命令に変
換された後に制御装置3に供給される。
【0012】一方、割り込み動作の可否を指示するフラ
グ装置4は、例えば、マイクロプロセッサ内に複数存在
する制御用レジスタのうちの1つを利用して、これに対
してソフトウエアで読み書き可能に設定したものであ
り、フリップ・フロップ装置に、プリチャージ方式の内
部バスに対する入出力回路を接続した回路構成となって
いる。モニタ装置5は、伝達装置2を介して割り込みの
発生を検出すると、モニタ制御フラグ装置4によって割
り込みモニタ動作が可能であると指示されている場合に
は、割り込みモニタ動作の開始指令を伝達装置2に送
る。伝達装置2では、この指令を受け取ると、割り込み
に対する通常の内部命令を、割り込みモニタ動作用の特
殊な命令に書き換える。この割り込みモニタ動作用の命
令は、制御装置3に供給される。
【0013】本例のマイクロプロセッサにおいて、例え
ば、モニタ制御フラグ装置4をソフトウエア的に割り込
みモニタ動作を許可する状態に設定する。この状態で、
割り込み受け付け回路1において内部あるいは外部の割
り込みを受け付けると、この受け付けられた割り込み
は、まず伝達装置2に供給される。伝達装置2で受け取
る命令は、常にモニタ装置5によって監視されている。
割り込みが発生したときには、これがモニタ装置5によ
って検出される。モニタ装置5は、割り込みを検出する
と、モニタ制御フラグ装置4の状態から、発生した割り
込み処理プログラムのモニタ動作を行って良いか否かを
判断する。モニタ動作の開始が許可されているので、モ
ニタ装置5は伝達装置2に対して、割り込みモニタ動作
の開始指令を送る。上述したように、伝達装置2では、
この指令を受け取ると、割り込み命令を、割り込みモニ
タ動作用の特殊な命令に書き換える。この書換えられた
命令は制御装置3に供給される。制御装置3において
は、この命令を受け取ると、レジスタ・ファイル6内
に、割り込みの種別と、割り込みモニタ・プログラムの
起動のために破壊されるおそれのある内部状態を書き込
む。次に、予めワイヤード論理方式により設定されてい
る絶対番地におかれた割り込みモニタ・プログラム7に
制御を移行する。かかる制御の移行の際には、割り込み
時点でマイクロプロセッサ内の状態がいかなる状態でも
モニタ動作が可能となるように、この状態も、予めワイ
ヤード論理方式により設定されている一意に定まった内
部状態に設定し、しかる後にモニタ・プログラムを開始
する。
【0014】
【発明の効果】以上説明したように、本発明において
は、割り込み処理プログラムのモニタ動作の可否を規定
できるようにすると共に、割り込みの受け付けを監視
し、それの受け付けを検出した場合に、モニタ動作が可
であると規定されているときには受け付けた割り込みに
対応する割り込みモニタ動作を起動するように構成して
ある。従って、本発明によれば、モニタの対象となる割
り込み処理プログラムを修正してこのプログラムのモニ
タ動作を可能とする方法に比べて、プログラムの修正が
不要となるので、その分、割り込み処理プログラムの観
測、制御のために必要とするソフトウエア的な工程を削
減することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施例であるマイクロプロセッサの主
要部分を示す概略ブロック図である。
【符号の説明】
1・・・割り込み受け付け装置 2・・・伝達装置 3・・・制御装置 4・・・モニタ制御フラグ装置 5・・・モニタ装置 6・・・レジスタ・ファイル 7・・・割り込みモニタ・プログラム 8・・・命令デコード装置

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 プログラムの実行を制御する制御手段
    と、外部割り込みおよび内部割り込みの少なくとも一方
    の割り込みを受け付ける割り込み受け付け手段と、この
    割り込み受け付け手段によって割り込みが受け付けられ
    た旨を前記制御手段に伝達する伝達手段と、割り込みモ
    ニタ動作の可否を規定するモニタ制御フラグ手段と、前
    記伝達手段を監視して割り込みの受け付けを検出すると
    共に、当該受け付けを検出したときにおいて、前記モニ
    タ制御フラグ手段によって割り込みモニタ動作が許可さ
    れている場合には、前記伝達手段を介して前記制御手段
    に対して指示する割り込みモニタ手段とを有することを
    特徴とする集積回路マイクロプロセッサの割り込みモニ
    タ装置。
JP3017277A 1991-02-08 1991-02-08 集積回路マイクロプロセツサの割り込みモニタ装置 Pending JPH0540666A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3017277A JPH0540666A (ja) 1991-02-08 1991-02-08 集積回路マイクロプロセツサの割り込みモニタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3017277A JPH0540666A (ja) 1991-02-08 1991-02-08 集積回路マイクロプロセツサの割り込みモニタ装置

Publications (1)

Publication Number Publication Date
JPH0540666A true JPH0540666A (ja) 1993-02-19

Family

ID=11939488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3017277A Pending JPH0540666A (ja) 1991-02-08 1991-02-08 集積回路マイクロプロセツサの割り込みモニタ装置

Country Status (1)

Country Link
JP (1) JPH0540666A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100349136C (zh) * 2005-11-04 2007-11-14 威盛电子股份有限公司 计算机系统的监测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100349136C (zh) * 2005-11-04 2007-11-14 威盛电子股份有限公司 计算机系统的监测方法

Similar Documents

Publication Publication Date Title
KR950005217B1 (ko) 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템
JPH02208740A (ja) 仮想計算機制御方式
US7558990B2 (en) Semiconductor circuit device and method of detecting runaway
JPH0540666A (ja) 集積回路マイクロプロセツサの割り込みモニタ装置
JPH08171504A (ja) エミュレ−ション装置
JPS6120900B2 (ja)
JP2007316986A (ja) システムlsi
JPH0212531A (ja) 仮想計算機の割込み制御方式
JP2859048B2 (ja) マイクロコンピュータ
JP3745545B2 (ja) 制御システム
JPH0540510A (ja) 制御装置
JPH09167117A (ja) マイクロコンピュータおよびこれを用いたリアルタイムシステム
JPS6118045A (ja) プログラムの暴走検出方式
JPH0764822A (ja) マイクロコンピュータ
JPH01309138A (ja) インサーキット・エミュレータ
JPH10149295A (ja) シーケンス制御装置
JPH10161887A (ja) 割込み信号同期化方法及び割込み信号同期化装置
JPH03148731A (ja) シングルチップマイクロコンピュータ
JPH04106653A (ja) 並列処理システム
JPS6063662A (ja) マルチプロセツサシステム
JPH08212082A (ja) データ処理装置及び割り込み制御方法
JPH1091458A (ja) 割込み要因制御回路
JPH03255528A (ja) マイクロプログラム制御装置
JPH11102309A (ja) デバッグ装置とプロセッサと記録媒体
JPH0652482B2 (ja) シーケンスコントローラ