JPH02208740A - 仮想計算機制御方式 - Google Patents
仮想計算機制御方式Info
- Publication number
- JPH02208740A JPH02208740A JP1030415A JP3041589A JPH02208740A JP H02208740 A JPH02208740 A JP H02208740A JP 1030415 A JP1030415 A JP 1030415A JP 3041589 A JP3041589 A JP 3041589A JP H02208740 A JPH02208740 A JP H02208740A
- Authority
- JP
- Japan
- Prior art keywords
- guest
- virtual machine
- input
- interrupt
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 claims description 10
- 230000003213 activating effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 16
- 238000005452 bending Methods 0.000 description 8
- 238000004886 process control Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術と発明が解決しようとする課題課題を解決す
るための手段 作用 実施例 発明の効果 〔概要〕 仮想計算機(ゲスト)に対して報告されるべき入出力割
込み■を、仮想計算機モニタ(VMM)の介入な(、直
接該仮想計算機(ゲスト)に対して報告する機構を備え
た仮想計算機システムにおける仮想計算機(ゲスト)間
の優先順位制御方式に関し、 優先順位の高い仮想計算機(ゲスト)が物理中央処理装
置(CPU)で走行していなくても、該優先順位の高い
仮想計算機(ゲスト)への入出力割込み■を仮想計算機
モニタに報告して、該入出力割込み■を優先的に行わせ
ることを目的とし、現在、物理中央処理装置(CPU)
上で走行している仮想計算機(ゲスト)でない仮想計算
機(ゲスト)に対して報告されるべき入出力割込み■を
、仮想計算機モニタから、前もって付勢する命令手段■
と、該命令手段■で仮想計算機(ゲスト)間の優先順位
が付勢された後において、入出力割込み■が発生した場
合に、該入出力割込み■が、現在、物理中央処理装置(
CPU)上で走行している仮想計算機(ゲスト)ではな
い仮想計算機(ゲスト)に対して報告されるべき入出力
割込みであるか否かを判定する手段とを設けて、上記命
令手段■で高優先順位が付勢された特定の仮想計算機(
ゲスト)への割込み信号■を、上記判定手段で判定して
、現在、物理中央処理装置(CPtl)上で走行してい
る仮想計算機(ゲスト)ではない仮想計算機(ゲスト)
に対して報告されるべき入出力割込みであると判定され
た場合には、該入出力割込み■の発生を仮想計算機モニ
タに報告するように構成する。
るための手段 作用 実施例 発明の効果 〔概要〕 仮想計算機(ゲスト)に対して報告されるべき入出力割
込み■を、仮想計算機モニタ(VMM)の介入な(、直
接該仮想計算機(ゲスト)に対して報告する機構を備え
た仮想計算機システムにおける仮想計算機(ゲスト)間
の優先順位制御方式に関し、 優先順位の高い仮想計算機(ゲスト)が物理中央処理装
置(CPU)で走行していなくても、該優先順位の高い
仮想計算機(ゲスト)への入出力割込み■を仮想計算機
モニタに報告して、該入出力割込み■を優先的に行わせ
ることを目的とし、現在、物理中央処理装置(CPU)
上で走行している仮想計算機(ゲスト)でない仮想計算
機(ゲスト)に対して報告されるべき入出力割込み■を
、仮想計算機モニタから、前もって付勢する命令手段■
と、該命令手段■で仮想計算機(ゲスト)間の優先順位
が付勢された後において、入出力割込み■が発生した場
合に、該入出力割込み■が、現在、物理中央処理装置(
CPU)上で走行している仮想計算機(ゲスト)ではな
い仮想計算機(ゲスト)に対して報告されるべき入出力
割込みであるか否かを判定する手段とを設けて、上記命
令手段■で高優先順位が付勢された特定の仮想計算機(
ゲスト)への割込み信号■を、上記判定手段で判定して
、現在、物理中央処理装置(CPtl)上で走行してい
る仮想計算機(ゲスト)ではない仮想計算機(ゲスト)
に対して報告されるべき入出力割込みであると判定され
た場合には、該入出力割込み■の発生を仮想計算機モニ
タに報告するように構成する。
本発明は、仮想計算機(ゲスト)に対して報告されるべ
き入出力割込み■を、仮想計算機モニタ(VMM)の介
入な(、直接該仮想計算機(ゲスト)に対して報告する
機構を備えた仮想計算機システムにおける仮想計算機(
ゲスト)間の優先順位制御方式に関する。
き入出力割込み■を、仮想計算機モニタ(VMM)の介
入な(、直接該仮想計算機(ゲスト)に対して報告する
機構を備えた仮想計算機システムにおける仮想計算機(
ゲスト)間の優先順位制御方式に関する。
従来から、計算機システムの稼働率を向上させることを
目的として、該計算機システムの1つの物理中央処理装
置(CPU)上で、仮想計算機モニタノ管理ノ基ニ、複
数個のゲストプログラムを時分割で走行させる仮想計算
機システムが知られている。
目的として、該計算機システムの1つの物理中央処理装
置(CPU)上で、仮想計算機モニタノ管理ノ基ニ、複
数個のゲストプログラムを時分割で走行させる仮想計算
機システムが知られている。
ところが、最近のユーザでのデータ処理の多様化に伴い
、このような仮想計算機システムにおいて、プロセス制
御の如き実時間処理を必要とするゲストプログラムを走
行させることが求められるようになってきた。
、このような仮想計算機システムにおいて、プロセス制
御の如き実時間処理を必要とするゲストプログラムを走
行させることが求められるようになってきた。
このような場合、当然のことながら、該プロセス制御機
構から発生する入出力割込み事象は、高優先順位で処理
されなければならないが、該プロセス制御を処理するゲ
ストプログラムが、物理中央処理装置(CPU)で走行
していない時に、該プロセス制御機構から入出力割込み
事象が発生しても、該ゲストプログラムが該物理中央処
理装置(CPU)上で走行される迄待たされる問題があ
り、該仮想計算機システムにおけるゲストプログラム間
の入出力割込みの効果的な優先制御方式が求められるよ
うになってきた。
構から発生する入出力割込み事象は、高優先順位で処理
されなければならないが、該プロセス制御を処理するゲ
ストプログラムが、物理中央処理装置(CPU)で走行
していない時に、該プロセス制御機構から入出力割込み
事象が発生しても、該ゲストプログラムが該物理中央処
理装置(CPU)上で走行される迄待たされる問題があ
り、該仮想計算機システムにおけるゲストプログラム間
の入出力割込みの効果的な優先制御方式が求められるよ
うになってきた。
〔従来の技術と発明が解決しようとする課題〕第2図は
仮想計算機システムでの従来の割込み制御方式を説明す
る図であり、(a)は仮想計算機セコりに割出す方式を
示し、(b)は直接仮想計算機(ゲスト)に割込む方式
を示している。
仮想計算機システムでの従来の割込み制御方式を説明す
る図であり、(a)は仮想計算機セコりに割出す方式を
示し、(b)は直接仮想計算機(ゲスト)に割込む方式
を示している。
仮想計算機システムでは、中央処理装置(CPU)の動
作とは非同期的に実行される入出力処理は、その制御が
難しく、本図の(a)に示したように、長い間、全ての
仮想計算機(以下、ゲストという)(I^、IIB、−
・−)21での入出力命令や、該ゲスト(llA、ll
B、・・・)21への入出力割込み■は、無条件に、仮
想計算機モニタ(VMM) 20に割出され、ここで、
スケジューリング等の制御を受けた後に、どのゲストに
割込まなければならないかが決定され、対応するゲスト
(IIA、tlB、・−)21への割込みを、該仮、想
計算機モニタ(VMM) 20がエミュレーション(ソ
フト割込み)によって実行していた。
作とは非同期的に実行される入出力処理は、その制御が
難しく、本図の(a)に示したように、長い間、全ての
仮想計算機(以下、ゲストという)(I^、IIB、−
・−)21での入出力命令や、該ゲスト(llA、ll
B、・・・)21への入出力割込み■は、無条件に、仮
想計算機モニタ(VMM) 20に割出され、ここで、
スケジューリング等の制御を受けた後に、どのゲストに
割込まなければならないかが決定され、対応するゲスト
(IIA、tlB、・−)21への割込みを、該仮、想
計算機モニタ(VMM) 20がエミュレーション(ソ
フト割込み)によって実行していた。
従って、そのオーバヘッドは大変大きなものとなるとい
う問題があワた。これを解決する為、ゲストへの入出力
割込みを仮想計算機モニタ(VMM)20の介入を必要
としないで行う仮想計算機システムが現れた。
う問題があワた。これを解決する為、ゲストへの入出力
割込みを仮想計算機モニタ(VMM)20の介入を必要
としないで行う仮想計算機システムが現れた。
該仮想計算機システムにおいては、ゲスト(IIA。
sB、・・−)21間の優先順位は、必ずしも同一では
なく高低がある。
なく高低がある。
従って、現在、あるゲスト21が走行している場合でも
、それより高い優先順位を持つゲスト21に報告・受理
されるべき入出力割込み■が発生した場合には、この高
優先順位のゲスト21が、現在走行している低優先順位
のゲスト21に代わり実行権が与えられるべきである。
、それより高い優先順位を持つゲスト21に報告・受理
されるべき入出力割込み■が発生した場合には、この高
優先順位のゲスト21が、現在走行している低優先順位
のゲスト21に代わり実行権が与えられるべきである。
この処理はゲスト入出力処理の直接実行がサポートされ
ていない(a)図に示した古い形の仮想計算機システム
では、全ての入出力処理は、必ず、仮想計算機モニタ(
VMM) 21に一度報告される為、ゲスト21が走行
している状態でも、該入出力割込みは全て、仮想計算機
モニタ(VMM) 20への実行権の返上を伴っていた
為、該高優先順位のゲストへの実行権の委譲は容易であ
った。
ていない(a)図に示した古い形の仮想計算機システム
では、全ての入出力処理は、必ず、仮想計算機モニタ(
VMM) 21に一度報告される為、ゲスト21が走行
している状態でも、該入出力割込みは全て、仮想計算機
モニタ(VMM) 20への実行権の返上を伴っていた
為、該高優先順位のゲストへの実行権の委譲は容易であ
った。
ところが、(b)図に示した入出力処理が直接実行され
る新しい仮想計算機システムでは、現在走行しているゲ
スト(IA、flB、・−・) 21よりも優先順位の
高いものに対する入出力割込みだけを、選択的に、仮想
計算機モニタ(VMM) 20に割出すことができなか
った。
る新しい仮想計算機システムでは、現在走行しているゲ
スト(IA、flB、・−・) 21よりも優先順位の
高いものに対する入出力割込みだけを、選択的に、仮想
計算機モニタ(VMM) 20に割出すことができなか
った。
このときの動作を(b)図によって、具体的に説明する
。
。
先ず、入出力装置(Ilo) 5から、例えば、図示さ
れている如くに、ゲスト(110) 21に対応する入
出力割込み事象■が発生すると、チャネル装置(CHP
) 4において、該入出力装置(T10) 5の機番に
対応して、主記憶装置(MS) 3上のサブチャネル(
SCH) 22をアクセスし、その特定領域に格納され
ているドメインID(ゲスト識別子ニゲスト+10)
22aが参照され、例えば、記憶制御装置(MCU)
3の割込みハードウェア(IHW) 30の割込みベン
ディングレジスタ30bの、該ゲスト識別子(ゲスト臂
D)に対応するビットに、該割込み事象■が設定される
。
れている如くに、ゲスト(110) 21に対応する入
出力割込み事象■が発生すると、チャネル装置(CHP
) 4において、該入出力装置(T10) 5の機番に
対応して、主記憶装置(MS) 3上のサブチャネル(
SCH) 22をアクセスし、その特定領域に格納され
ているドメインID(ゲスト識別子ニゲスト+10)
22aが参照され、例えば、記憶制御装置(MCU)
3の割込みハードウェア(IHW) 30の割込みベン
ディングレジスタ30bの、該ゲスト識別子(ゲスト臂
D)に対応するビットに、該割込み事象■が設定される
。
一方、仮想計算機モニタ(VMM) 20が、ゲスト(
#D)21を特定の命令でディスバッチしたとき、上記
割込みハードウェア(IHW) 30により、上記仮想
計算機モニタ(VMM) 20から送出された、現在走
行中のゲスト識別子(ゲスト■)を基に、対応する制御
ブロック23がアクセスされ、該制御ブロック23の特
定領域にあるマスク情報23bを、上記割込みハードウ
ェア(IHW) 30のマスクレジスタ30aの対応す
る領域に設定し、該ディスバッチされていない領域には
、例えば、全゛0゛が設定される。
#D)21を特定の命令でディスバッチしたとき、上記
割込みハードウェア(IHW) 30により、上記仮想
計算機モニタ(VMM) 20から送出された、現在走
行中のゲスト識別子(ゲスト■)を基に、対応する制御
ブロック23がアクセスされ、該制御ブロック23の特
定領域にあるマスク情報23bを、上記割込みハードウ
ェア(IHW) 30のマスクレジスタ30aの対応す
る領域に設定し、該ディスバッチされていない領域には
、例えば、全゛0゛が設定される。
従って、上記割込みベンディングレジスタ30bが設定
されたとき、該割込みハードウェア(IIIW)30に
おいて、上記ゲスト (110) 21のマスク情報と
のみ比較され、条件の一致した割込み事象■であると、
即、該ゲスト(lID)21に割込みが行われる。
されたとき、該割込みハードウェア(IIIW)30に
おいて、上記ゲスト (110) 21のマスク情報と
のみ比較され、条件の一致した割込み事象■であると、
即、該ゲスト(lID)21に割込みが行われる。
従来の割込み制御方式においては、このように動作する
のt、そのとき、ディスバッチされていないが、高い優
先度のゲスト、例えば、ゲスト(#^)21の割込み事
象のが発生した場合には、該割込み事象に関連するゲス
ト (IIA) 21がディスバッチされる迄、割込み
ができないという問題があった。
のt、そのとき、ディスバッチされていないが、高い優
先度のゲスト、例えば、ゲスト(#^)21の割込み事
象のが発生した場合には、該割込み事象に関連するゲス
ト (IIA) 21がディスバッチされる迄、割込み
ができないという問題があった。
本発明は上記従来の欠点に鑑み、仮想計算機(ゲスト)
に対して報告されるべき入出力割込み■を、仮想計算機
モニタ(VMM)の介入な(、直接該仮想計算機(ゲス
ト)に対して報告する機構を備えた仮想計算機システム
において、優先順位の高い仮想計算機(ゲスト)が物理
中央処理装置(CPU)で走行していなくても、該仮想
計算機(ゲスト)への割込みを仮想計算機モニタ(VM
M)に報告して、該高優先順位の割込みを優先的に行わ
せることができる仮想計算機制御方式を提供することを
目的とするものである。
に対して報告されるべき入出力割込み■を、仮想計算機
モニタ(VMM)の介入な(、直接該仮想計算機(ゲス
ト)に対して報告する機構を備えた仮想計算機システム
において、優先順位の高い仮想計算機(ゲスト)が物理
中央処理装置(CPU)で走行していなくても、該仮想
計算機(ゲスト)への割込みを仮想計算機モニタ(VM
M)に報告して、該高優先順位の割込みを優先的に行わ
せることができる仮想計算機制御方式を提供することを
目的とするものである。
上記の問題点は下記の如くに構成された仮想計算機制御
方式によって解決される。
方式によって解決される。
仮想計算機(ゲスト)に対して報告されるべき入出力割
込み■を、仮想計算機モニタ(VMM)の介入なく、直
接該仮想計算機(ゲスト)に対して報告する機構を備え
た仮想計算機システムにおいて、現在、物理中央処理装
置(CPU)上で走行している仮想計算機(ゲスト)で
ない仮想計算機(ゲスト)に対して報告されるべき入出
力割込み■の優先順位を、仮想計算機モニタから、前も
って付勢する命令手段■と、 該命令手段■で仮想計算機(ゲスト)間の優先順位が付
勢された後において、該入出内側込みのが発生した場合
に、該入出内側込み■が、現在、物理中央処理装置(C
PU)上で走行している仮想計算機(ゲスト)ではない
仮想計算機(ゲスト)に対して報告されるべき入出力割
込みであるか否かを判定する手段とを設けて、 上記命令手段■で、優先順位が付勢された特定の仮想計
算m(ゲスト)への割込み信号■を、上記判定手段で判
定して、現在、物理中央処理装置(CPU)上で走行し
ている仮想計算機(ゲスト)ではない仮想計算機(ゲス
ト)に対して報告されるべき入出力割込みであると判定
された場合には、該入出内側込み■の発生を仮想計算機
モニタに報告するように構成する。
込み■を、仮想計算機モニタ(VMM)の介入なく、直
接該仮想計算機(ゲスト)に対して報告する機構を備え
た仮想計算機システムにおいて、現在、物理中央処理装
置(CPU)上で走行している仮想計算機(ゲスト)で
ない仮想計算機(ゲスト)に対して報告されるべき入出
力割込み■の優先順位を、仮想計算機モニタから、前も
って付勢する命令手段■と、 該命令手段■で仮想計算機(ゲスト)間の優先順位が付
勢された後において、該入出内側込みのが発生した場合
に、該入出内側込み■が、現在、物理中央処理装置(C
PU)上で走行している仮想計算機(ゲスト)ではない
仮想計算機(ゲスト)に対して報告されるべき入出力割
込みであるか否かを判定する手段とを設けて、 上記命令手段■で、優先順位が付勢された特定の仮想計
算m(ゲスト)への割込み信号■を、上記判定手段で判
定して、現在、物理中央処理装置(CPU)上で走行し
ている仮想計算機(ゲスト)ではない仮想計算機(ゲス
ト)に対して報告されるべき入出力割込みであると判定
された場合には、該入出内側込み■の発生を仮想計算機
モニタに報告するように構成する。
即ち、本発明によれば、仮想計算機(ゲスト)に対して
報告されるべき入出力割込み■を、仮想計算機モニタ(
VMM)の介入なく、直接該仮想計算機(ゲスト)に対
して報告する機構を備えた仮想計算機システムにおける
仮想計算機(ゲスト)間の優先順位制御を行うのに、あ
る仮想計算機(ゲスト)が高優先順位であることを仮想
計算機モニタ(VMM)が、特定の命令で陽に宣言する
、即ち、ある仮想計算機(ゲスト#A)の走行を開始す
る以前に、これより優先順位が相対的に高い仮想計算機
(ゲスト#B)の制御ブロックのアドレスをオペランド
とする命令を仮想計算機モニタ(VMM)が実行するこ
とで、ハードウェアに両者(現在走行中の仮想計算機(
ゲスト)と、高優先順位に付勢された仮想計算機(ゲス
ト))の優先順位関係を伝達し、入出力割込みの優先制
御を行うようにするものである。
報告されるべき入出力割込み■を、仮想計算機モニタ(
VMM)の介入なく、直接該仮想計算機(ゲスト)に対
して報告する機構を備えた仮想計算機システムにおける
仮想計算機(ゲスト)間の優先順位制御を行うのに、あ
る仮想計算機(ゲスト)が高優先順位であることを仮想
計算機モニタ(VMM)が、特定の命令で陽に宣言する
、即ち、ある仮想計算機(ゲスト#A)の走行を開始す
る以前に、これより優先順位が相対的に高い仮想計算機
(ゲスト#B)の制御ブロックのアドレスをオペランド
とする命令を仮想計算機モニタ(VMM)が実行するこ
とで、ハードウェアに両者(現在走行中の仮想計算機(
ゲスト)と、高優先順位に付勢された仮想計算機(ゲス
ト))の優先順位関係を伝達し、入出力割込みの優先制
御を行うようにするものである。
若し、物理中央処理装置(CPU)上で高優先順位の仮
想計算機(ゲスト)が走行していたならば受理可能であ
る入出力割込み事象■の発生をハードウェアによりチエ
ツクし、その結果、現在走行中の仮想計算機(ゲスト)
より、上記宣言した高優先順位の入出力割込み事象■が
発生したことを検知したときには、即、仮想計算機モニ
タ(VMM)に報告して実行権を与えることで、該実行
権を得た仮想計算機モニタは、咳高優先順位の仮想計算
機(ゲスト)を走行させて、該高優先順位の入出力割込
みを実行させることができるようにしたものであるので
、ゲスト人出力処理の直接実行をサポートシながら、ゲ
スト入出力割込み条件の生成をトリガーとして、ゲスト
優先順位制御が可能となり、仮想計算機システムで実時
間処理を必要とする、例えば、プロセス制御を実行させ
ることができる効果がある。
想計算機(ゲスト)が走行していたならば受理可能であ
る入出力割込み事象■の発生をハードウェアによりチエ
ツクし、その結果、現在走行中の仮想計算機(ゲスト)
より、上記宣言した高優先順位の入出力割込み事象■が
発生したことを検知したときには、即、仮想計算機モニ
タ(VMM)に報告して実行権を与えることで、該実行
権を得た仮想計算機モニタは、咳高優先順位の仮想計算
機(ゲスト)を走行させて、該高優先順位の入出力割込
みを実行させることができるようにしたものであるので
、ゲスト人出力処理の直接実行をサポートシながら、ゲ
スト入出力割込み条件の生成をトリガーとして、ゲスト
優先順位制御が可能となり、仮想計算機システムで実時
間処理を必要とする、例えば、プロセス制御を実行させ
ることができる効果がある。
以下本発明の実施例を図面によって詳述する。
第1図は本発明の一実施例を示した図であり、(a)は
構成例を示し、(b)は本発明の特定命令(MGPRT
)のフォーマット例を示し、(c)はゲスト制御ブロッ
クのフォーマット例を示しており、ある仮想計算機(ゲ
スト#A)21の走行を開始する以前に、これより優先
順位が相対的に高い仮想計算機(ゲスト#B)21をオ
ペランドとする上記特定の命令■を仮想計算機モニタ(
VMM) 20が実行することで、記憶制御装置(MC
U) 3内の割込みハードウェア(IHGI) 30に
両者(ゲスト#Aとゲスト#B)の優先順位関係を伝達
し、若し、物理中央処理装置(CPU) 1上で高優先
順位の仮想計算機(ゲスト)が走行していたならば受理
可能である入出力割込み事象■の発生を、該別込みハー
ドウェア(Ill肋30.及び、中央処理装置(CPU
) 1内のハードウェアlla、 llbによりチエツ
クし、該入出力割込み事象■の発生を検出■したとき、
仮想計算機モニタ(VMM) 20に報告、即ち、該仮
想計算機モニタ(VMM) 20に実行権を渡す手段が
本発明を実施するのに必要な手段である。尚、企図を通
して同じ符号は同じ対象物を示している。
構成例を示し、(b)は本発明の特定命令(MGPRT
)のフォーマット例を示し、(c)はゲスト制御ブロッ
クのフォーマット例を示しており、ある仮想計算機(ゲ
スト#A)21の走行を開始する以前に、これより優先
順位が相対的に高い仮想計算機(ゲスト#B)21をオ
ペランドとする上記特定の命令■を仮想計算機モニタ(
VMM) 20が実行することで、記憶制御装置(MC
U) 3内の割込みハードウェア(IHGI) 30に
両者(ゲスト#Aとゲスト#B)の優先順位関係を伝達
し、若し、物理中央処理装置(CPU) 1上で高優先
順位の仮想計算機(ゲスト)が走行していたならば受理
可能である入出力割込み事象■の発生を、該別込みハー
ドウェア(Ill肋30.及び、中央処理装置(CPU
) 1内のハードウェアlla、 llbによりチエツ
クし、該入出力割込み事象■の発生を検出■したとき、
仮想計算機モニタ(VMM) 20に報告、即ち、該仮
想計算機モニタ(VMM) 20に実行権を渡す手段が
本発明を実施するのに必要な手段である。尚、企図を通
して同じ符号は同じ対象物を示している。
本発明を実施しても、仮想計算機、即ち、ゲスト21に
対して報告されるべき入出力割込みを仮想計算機モニタ
(VMM) 20の介入なく、直接該ゲスト21に報告
する形式の割込み処理の基本的な動作は、従来方式と特
に変わることはないので省略し、ここでは、仮想計算機
モニタ(VMM) 20が実行する特定の命令によって
、割込みハードウェア(lHW) 30に、現在走行中
のゲスト (例えば、ゲスト#A)21より優先順位の
高いゲスト (例えば、ゲスト#B)21を指示して、
該指示したゲスト(IB)21に対する割込み信号■の
発生を検出■したとき、即、仮想計算機モニタ(VMM
) 20に報告する手段を中心にして、本発明の仮想計
算機制御方式を説明する。
対して報告されるべき入出力割込みを仮想計算機モニタ
(VMM) 20の介入なく、直接該ゲスト21に報告
する形式の割込み処理の基本的な動作は、従来方式と特
に変わることはないので省略し、ここでは、仮想計算機
モニタ(VMM) 20が実行する特定の命令によって
、割込みハードウェア(lHW) 30に、現在走行中
のゲスト (例えば、ゲスト#A)21より優先順位の
高いゲスト (例えば、ゲスト#B)21を指示して、
該指示したゲスト(IB)21に対する割込み信号■の
発生を検出■したとき、即、仮想計算機モニタ(VMM
) 20に報告する手段を中心にして、本発明の仮想計
算機制御方式を説明する。
前述のように、ゲスト入出力処理の直接実行をサポート
する仮想計算機システムでは、チャネル装置(CHP)
4が個々の入出力処理(全てのゲスト21、及び、仮
想計算機モニタ(VMM) 20の入出力処理)に関し
て、対応する、つまり、該入出内削込みが報告されるべ
きゲスト21や、仮想計算機モニタ20の識別子を知っ
ている。
する仮想計算機システムでは、チャネル装置(CHP)
4が個々の入出力処理(全てのゲスト21、及び、仮
想計算機モニタ(VMM) 20の入出力処理)に関し
て、対応する、つまり、該入出内削込みが報告されるべ
きゲスト21や、仮想計算機モニタ20の識別子を知っ
ている。
従って、チャネル装置(CHP) 4は入出力割込み事
象■を発生するとき、該入出内削込み事象■が報告され
るべきゲスト21、或いは、仮想計算機モニタ20に対
応する割込みベンディングレジスタ30bを選択した上
で、入出力割込み事象や、これを発生せしめた入出力責
源等に対して、予め、与えられた割込みベンディングレ
ジスタ30b、及び、マスクレジスタ30a内でのビッ
ト位置に対応する、上記選択された割込みベンディング
レジスタ30b内のビットを1゛として割込み要求信号
を発生させる。(第2図(b)参照) 今、物理中央処理装置(CPIJ) 1上では、ゲスト
(IA) 21が走行しているとすると、前述のように
、該ゲスト(IA) 21がディスパッチされたとき、
上記マスクレジスタ30aには、該ゲスト(II^)2
1が意識する入出力割込みマスク情報そのものが、対応
する制御ブロック23からローディングされている。
象■を発生するとき、該入出内削込み事象■が報告され
るべきゲスト21、或いは、仮想計算機モニタ20に対
応する割込みベンディングレジスタ30bを選択した上
で、入出力割込み事象や、これを発生せしめた入出力責
源等に対して、予め、与えられた割込みベンディングレ
ジスタ30b、及び、マスクレジスタ30a内でのビッ
ト位置に対応する、上記選択された割込みベンディング
レジスタ30b内のビットを1゛として割込み要求信号
を発生させる。(第2図(b)参照) 今、物理中央処理装置(CPIJ) 1上では、ゲスト
(IA) 21が走行しているとすると、前述のように
、該ゲスト(IA) 21がディスパッチされたとき、
上記マスクレジスタ30aには、該ゲスト(II^)2
1が意識する入出力割込みマスク情報そのものが、対応
する制御ブロック23からローディングされている。
ここで、ゲスト(JIB)21が、未だ、本発明の特定
の命令(MGPRT)■によって高優先順位ゲスト宣言
がなされていないならば、該ゲスト(IB) 21に対
応するマスクレジスタ(IB) 30aは全101、つ
まり、該ゲスト(JIB) 21に対する割込みは全て
禁止され、ゲスト(IA) 21が走行している間、該
ゲスト(IB) 21に対する全ての入出力割込みは、
割込みハードウェア(IIIW) 30内部に保留され
て、ソフトウェアによって使用されない。
の命令(MGPRT)■によって高優先順位ゲスト宣言
がなされていないならば、該ゲスト(IB) 21に対
応するマスクレジスタ(IB) 30aは全101、つ
まり、該ゲスト(JIB) 21に対する割込みは全て
禁止され、ゲスト(IA) 21が走行している間、該
ゲスト(IB) 21に対する全ての入出力割込みは、
割込みハードウェア(IIIW) 30内部に保留され
て、ソフトウェアによって使用されない。
本発明においては、記憶制御装置(MCU) 3内の割
込みハードウェア(IHl) 30に、現在走行中のゲ
スト21より高優先順位のゲストを伝達する為の特定の
命令(MGPRT)■が定義される。(第1図(b)参
照) この特定の命令■が仮想計算機モニタ(VMM) 20
で実行されると、そのオペランド(82,D2)が示す
アドレスにあるゲスト制御ブロック23(第1図(c)
参照)が示すゲスト識別子(DMID) 23aに対応
するゲスト21が高優先順位であることが、割込みハー
ドウェア(IHW) 30に伝達される。
込みハードウェア(IHl) 30に、現在走行中のゲ
スト21より高優先順位のゲストを伝達する為の特定の
命令(MGPRT)■が定義される。(第1図(b)参
照) この特定の命令■が仮想計算機モニタ(VMM) 20
で実行されると、そのオペランド(82,D2)が示す
アドレスにあるゲスト制御ブロック23(第1図(c)
参照)が示すゲスト識別子(DMID) 23aに対応
するゲスト21が高優先順位であることが、割込みハー
ドウェア(IHW) 30に伝達される。
この高優先順位性は、再び、同じ特定の命令■が、異な
るゲスト21に対して発行されるか、指定されたゲスト
21に実行権が与えられる迄、該別込みハードウェア(
IHW) 30内部で記憶される。
るゲスト21に対して発行されるか、指定されたゲスト
21に実行権が与えられる迄、該別込みハードウェア(
IHW) 30内部で記憶される。
この構成では、該別込みハードウェア(IIIW) 3
0には、唯1個の高優先順位のゲスト21のみが記憶さ
れることになるが、唯1個に限定される必要はなく、複
数個を記憶できるように構成してもよいことはいう迄も
ないことである。
0には、唯1個の高優先順位のゲスト21のみが記憶さ
れることになるが、唯1個に限定される必要はなく、複
数個を記憶できるように構成してもよいことはいう迄も
ないことである。
今、ゲスト(IIB)21に対応する制御ブロック23
に対して、上記本発明の特定の命令■が発行されたとす
ると、この時には、ゲスト(IIA) 21が物理中央
処理装置(CPU) 1上で走行されていた場合でも、
マスクレジスタ(IB) 30aは、全゛0゛とはなら
ず、該制御部ブロック23内に記述されていた、該ゲス
1−(1B)21が最後に設定した入出力割込みマスク
情報の値が、該マスクレジスタ(!IB) 30aに設
定されるように機能する。
に対して、上記本発明の特定の命令■が発行されたとす
ると、この時には、ゲスト(IIA) 21が物理中央
処理装置(CPU) 1上で走行されていた場合でも、
マスクレジスタ(IB) 30aは、全゛0゛とはなら
ず、該制御部ブロック23内に記述されていた、該ゲス
1−(1B)21が最後に設定した入出力割込みマスク
情報の値が、該マスクレジスタ(!IB) 30aに設
定されるように機能する。
割込みベンディングレジスタ30bと、割込みマスクレ
ジスタ30aとは、中央処理装置(CPU) 1側の状
態とは無関係に、常に、比較されており、咳高優先順位
が宣言されたゲスト(IB) 21に対応する割込みマ
スクレジスタ(IB) 30aと、割込みベンディング
レジスタCIIB) 30bとの論理積が゛0゛以外の
値になると、該別込みハードウェア(IIIW) 30
は、その時点で、物理中央処理装置(CPU) 1に対
して割込みシーケンスを開始する旨の信号■を発生する
。
ジスタ30aとは、中央処理装置(CPU) 1側の状
態とは無関係に、常に、比較されており、咳高優先順位
が宣言されたゲスト(IB) 21に対応する割込みマ
スクレジスタ(IB) 30aと、割込みベンディング
レジスタCIIB) 30bとの論理積が゛0゛以外の
値になると、該別込みハードウェア(IIIW) 30
は、その時点で、物理中央処理装置(CPU) 1に対
して割込みシーケンスを開始する旨の信号■を発生する
。
中央処理装置1(CPU) 1のハードウェアには、本
発明の場合、現在、その上で走行している演算主体(即
ち、ゲスト#A、ゲスト#B、或いは、仮想計算機キニ
タ)を区別する情報を保持する内部レジスタllaと演
算器11bとを持っている。
発明の場合、現在、その上で走行している演算主体(即
ち、ゲスト#A、ゲスト#B、或いは、仮想計算機キニ
タ)を区別する情報を保持する内部レジスタllaと演
算器11bとを持っている。
該ハードウェアlla、 llbにおいては、上記記憶
制御装置(MCU) 3から送られてくる割込みシーケ
ンスを開始する旨の信号(ゲストIA、l$B、モニタ
)■、即ち、何れが割込みを発生せしめたかの情報と、
上記内部レジスタllaの内容とを演算器11bで比較
し、一致すれば、通常の割込みを行い、一致しなければ
、現在走行しているゲスト21より、高い優先順位のゲ
スト21からの割込みがあったものと認識して、その時
の物理中央処理装置(CPU) 1の動作環境をゲスト
(IA) 21に対応する制御ブロック(IIA) 2
3に退避した後、仮想計算機モニタ(VMM) 20に
実行権を与えるように機能する。
制御装置(MCU) 3から送られてくる割込みシーケ
ンスを開始する旨の信号(ゲストIA、l$B、モニタ
)■、即ち、何れが割込みを発生せしめたかの情報と、
上記内部レジスタllaの内容とを演算器11bで比較
し、一致すれば、通常の割込みを行い、一致しなければ
、現在走行しているゲスト21より、高い優先順位のゲ
スト21からの割込みがあったものと認識して、その時
の物理中央処理装置(CPU) 1の動作環境をゲスト
(IA) 21に対応する制御ブロック(IIA) 2
3に退避した後、仮想計算機モニタ(VMM) 20に
実行権を与えるように機能する。
該実行権を与えられた仮想計算機モニタ(VMM)20
は、即、ゲスト(IB) 21に制御を移し、該ゲスト
(IB)21に対する上記入出力割込み処理が実行でき
る環境にする。
は、即、ゲスト(IB) 21に制御を移し、該ゲスト
(IB)21に対する上記入出力割込み処理が実行でき
る環境にする。
このように、本発明は、仮想計算機(ゲスト)に対して
報告されるべき入出力割込み事象■を、仮想計算機モニ
タ(VMM)の介入なく、直接線仮想計算機(ゲスト)
に対して報告する機構を備えた仮想計算機システムにお
いて、仮想計算機(ゲスト)間の優先順位制御を行うの
に、ある仮想計算機(ゲスト#A)の走行を開始する以
前に、これより優先順位が相対的に高い仮想計算機(ゲ
スト#B)の制御ブロックアドレスをオペランドとする
上記特定の命令■を仮想計算機モニタ(VMM)が実行
することで、記憶制御装置(MCU)内の割込みハード
ウェア(II(W)に両者(ゲスト#Aとゲスト#B)
の優先順位関係を伝達し、若し、物理中央処理装置(C
PU)上で高優先順位の仮想計算機(ゲスト)が走行し
ていたならば受理可能である入出力割込み事象■の発生
を、該別込みハードウェア(IHW)、及び、中央処理
装置(CPU)内のハードウェアによりチエツクし、該
事象■の発生を検出■したとき、仮想計算機モニタに報
告、即ち、該仮想計算機モニタ(VMM)に実行権を渡
すようにした所に特徴がある。
報告されるべき入出力割込み事象■を、仮想計算機モニ
タ(VMM)の介入なく、直接線仮想計算機(ゲスト)
に対して報告する機構を備えた仮想計算機システムにお
いて、仮想計算機(ゲスト)間の優先順位制御を行うの
に、ある仮想計算機(ゲスト#A)の走行を開始する以
前に、これより優先順位が相対的に高い仮想計算機(ゲ
スト#B)の制御ブロックアドレスをオペランドとする
上記特定の命令■を仮想計算機モニタ(VMM)が実行
することで、記憶制御装置(MCU)内の割込みハード
ウェア(II(W)に両者(ゲスト#Aとゲスト#B)
の優先順位関係を伝達し、若し、物理中央処理装置(C
PU)上で高優先順位の仮想計算機(ゲスト)が走行し
ていたならば受理可能である入出力割込み事象■の発生
を、該別込みハードウェア(IHW)、及び、中央処理
装置(CPU)内のハードウェアによりチエツクし、該
事象■の発生を検出■したとき、仮想計算機モニタに報
告、即ち、該仮想計算機モニタ(VMM)に実行権を渡
すようにした所に特徴がある。
以上、詳細に説明したように、本発明の仮想計算機制御
方式は、仮想計算機(ゲスト)に対して報告されるべき
入出力割込み■を、仮想計算機モニタ(VMM)の介入
なく、直接線仮想計算機(ゲスト)に対して報告する機
構を備えた仮想計算機システムにおいて、仮想計算機(
ゲスト)間の優先順位制御を行うのに、現在、物理中央
処理装置(CPU)上で走行している仮想計算機(ゲス
ト)でない仮想計算機(ゲスト)に対して報告されるべ
き入出力割込み■を、仮想計算機モニタ(VMM)から
前もって付勢する命令手段■と、該命令手段■で仮想計
算機(ゲスト)間の優先順位が付勢された後において、
該入出内側込み■が発生した場合に、該入出内側込み■
が、現在、物理中央処理装置(CPtl)上で走行して
いる仮想計算機(ゲスト)ではない仮想計算機(ゲスト
)に対して報告されるべき入出力割込みであるか否かを
判定する手段とを設けて、上記命令手段■で優先順位が
付勢された特定の仮想計算機(ゲスト)への割込み信号
■を、上記判定手段で判定して、現在、物理中央処理袋
ff (CPU)上で走行している仮想計算機(ゲスト
)ではない仮想計算機(ゲスト)に対して報告されるべ
き入出力割込みであると判定された場合には、該入出内
側込み■の発生を仮想計算機モニタ(VMM)に報告す
るようにしたものであるので、ゲスト入出力処理の直接
実行をサポートしながら、ゲスト入出力割込み条件の生
成をトリガーとして、ゲスト優先順位制御が可能となり
、仮想計算機システムで実時間処理を必要とする、例え
ば、プロセス制御を実行させることができる効果がある
。
方式は、仮想計算機(ゲスト)に対して報告されるべき
入出力割込み■を、仮想計算機モニタ(VMM)の介入
なく、直接線仮想計算機(ゲスト)に対して報告する機
構を備えた仮想計算機システムにおいて、仮想計算機(
ゲスト)間の優先順位制御を行うのに、現在、物理中央
処理装置(CPU)上で走行している仮想計算機(ゲス
ト)でない仮想計算機(ゲスト)に対して報告されるべ
き入出力割込み■を、仮想計算機モニタ(VMM)から
前もって付勢する命令手段■と、該命令手段■で仮想計
算機(ゲスト)間の優先順位が付勢された後において、
該入出内側込み■が発生した場合に、該入出内側込み■
が、現在、物理中央処理装置(CPtl)上で走行して
いる仮想計算機(ゲスト)ではない仮想計算機(ゲスト
)に対して報告されるべき入出力割込みであるか否かを
判定する手段とを設けて、上記命令手段■で優先順位が
付勢された特定の仮想計算機(ゲスト)への割込み信号
■を、上記判定手段で判定して、現在、物理中央処理袋
ff (CPU)上で走行している仮想計算機(ゲスト
)ではない仮想計算機(ゲスト)に対して報告されるべ
き入出力割込みであると判定された場合には、該入出内
側込み■の発生を仮想計算機モニタ(VMM)に報告す
るようにしたものであるので、ゲスト入出力処理の直接
実行をサポートしながら、ゲスト入出力割込み条件の生
成をトリガーとして、ゲスト優先順位制御が可能となり
、仮想計算機システムで実時間処理を必要とする、例え
ば、プロセス制御を実行させることができる効果がある
。
第1図は本発明の一実施例を示した図。
第2図は仮想計算機システムでの従来の割込み制御方式
を説明する図。 である。 図面において、 1は中央処理装置(CPU) 、 2は主記憶装置(M
S)。 11aは内部レジスタ、11bは演算器。 20は仮想計算機モニタ(VMM) 。 21は仮想計算機(ゲスト#A、#B〜)。 22はサブチャネル(SCI+)。 22aはドメインID(ゲスト識別子) (DMID)
。 23はゲスト制御ブロック、又は、制御ブロック(#^
、 11B) 。 23aはゲスト識別子(DMID)。 23bはマスク情報、又は、マスク値。 3は記憶制御装置(MCU) 。 30は割込みハードウェア(I)I誓)。 30aは割込みマスクレジスタ、又は、マスクレジスタ
(IIA、IB、〜)。 30bは割込みベンディングレジスタ(IIA、IB、
〜)。 ■は入出力割込み、又は、入出力割込み事象。 ■は特定の命令(MGPRT) 。 ■は割込みシーケンスを開始する旨の信号、又は、割込
み信号。 をそれぞれ示す。 0ビツト 31ビツト 第 1 図(その1) 第 図(その2) 入出力装置(Ilo) (a) 第 図 (その1) 第 図 (その2)
を説明する図。 である。 図面において、 1は中央処理装置(CPU) 、 2は主記憶装置(M
S)。 11aは内部レジスタ、11bは演算器。 20は仮想計算機モニタ(VMM) 。 21は仮想計算機(ゲスト#A、#B〜)。 22はサブチャネル(SCI+)。 22aはドメインID(ゲスト識別子) (DMID)
。 23はゲスト制御ブロック、又は、制御ブロック(#^
、 11B) 。 23aはゲスト識別子(DMID)。 23bはマスク情報、又は、マスク値。 3は記憶制御装置(MCU) 。 30は割込みハードウェア(I)I誓)。 30aは割込みマスクレジスタ、又は、マスクレジスタ
(IIA、IB、〜)。 30bは割込みベンディングレジスタ(IIA、IB、
〜)。 ■は入出力割込み、又は、入出力割込み事象。 ■は特定の命令(MGPRT) 。 ■は割込みシーケンスを開始する旨の信号、又は、割込
み信号。 をそれぞれ示す。 0ビツト 31ビツト 第 1 図(その1) 第 図(その2) 入出力装置(Ilo) (a) 第 図 (その1) 第 図 (その2)
Claims (1)
- 【特許請求の範囲】 仮想計算機(ゲスト)(21)に対して報告されるべき
入出力割込み([1])を、仮想計算機モニタ(20)
の介入なく、直接該仮想計算機(ゲスト)(21)に対
して報告する機構を備えた仮想計算機システムにおいて
、 現在、物理中央処理装置(CPU)(1)上で走行して
いる仮想計算機(ゲスト)(21)でない仮想計算機(
ゲスト)(21)に対して報告されるべき入出力割込み
([1])の優先順位を、仮想計算機モニタ(20)か
ら、前もって付勢する命令手段([2])と、該命令手
段([2])で仮想計算機(ゲスト)(21)間の優先
順位が付勢された後において、該入出力割込み([1]
)が発生した場合に、該入出力割込み([1])が、現
在、物理中央処理装置(CPU)(1)上で走行してい
る、仮想計算機(ゲスト)(21)ではない仮想計算機
(ゲスト)(21)に対して報告されるべき入出力割込
みであるか否かを判定する手段(11a,11b)とを
設けて、 上記命令手段([2])で高優先順位が付勢された特定
の仮想計算機(ゲスト)(21)への割込み信号([3
])を、上記判定手段(11a,11b)で判定して、
現在、物理中央処理装置(CPU)(1)上で走行して
いる仮想計算機(ゲスト)(21)ではない仮想計算機
(ゲスト)(21)に対して報告されるべき入出力割込
みであると判定された場合には、該入出力割込み([1
])の発生を仮想計算機モニタ(20)に報告すること
を特徴とする仮想計算機制御方式。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1030415A JPH02208740A (ja) | 1989-02-09 | 1989-02-09 | 仮想計算機制御方式 |
ES90301287T ES2119739T3 (es) | 1989-02-09 | 1990-02-07 | Sistema de ordenador virtual con control de interrupciones entrada/salida. |
DE69032334T DE69032334T2 (de) | 1989-02-09 | 1990-02-07 | Virtuelles Computersystem mit Ein-/Ausgabeunterbrechungssteuerung |
EP90301287A EP0382505B1 (en) | 1989-02-09 | 1990-02-07 | Virtual computer system having improved input/output interrupt control |
AU49224/90A AU613823B2 (en) | 1989-02-09 | 1990-02-07 | Virtual computer system having improved input/output interrupt control |
CA002009555A CA2009555C (en) | 1989-02-09 | 1990-02-08 | Virtual computer system having improved input/output interrupt control |
KR1019900001611A KR920010978B1 (ko) | 1989-02-09 | 1990-02-09 | 개선된 입·출력 인터럽트 제어를 가지는 가상 컴퓨터 시스템 |
US08/065,685 US5361375A (en) | 1989-02-09 | 1993-05-24 | Virtual computer system having input/output interrupt control of virtual machines |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1030415A JPH02208740A (ja) | 1989-02-09 | 1989-02-09 | 仮想計算機制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02208740A true JPH02208740A (ja) | 1990-08-20 |
Family
ID=12303315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1030415A Pending JPH02208740A (ja) | 1989-02-09 | 1989-02-09 | 仮想計算機制御方式 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5361375A (ja) |
EP (1) | EP0382505B1 (ja) |
JP (1) | JPH02208740A (ja) |
KR (1) | KR920010978B1 (ja) |
AU (1) | AU613823B2 (ja) |
CA (1) | CA2009555C (ja) |
DE (1) | DE69032334T2 (ja) |
ES (1) | ES2119739T3 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0594317A (ja) * | 1991-10-02 | 1993-04-16 | Nec Corp | 仮想計算機の入出力割り込み処理方式 |
JP2012003478A (ja) * | 2010-06-16 | 2012-01-05 | Mitsubishi Electric Corp | 割込み制御装置 |
Families Citing this family (116)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU639150B2 (en) * | 1990-10-03 | 1993-07-15 | Fujitsu Limited | System for controlling issue of input/output instruction in data processing system |
JPH0776951B2 (ja) * | 1990-10-30 | 1995-08-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータシステム、複数の入出力アダプタによるアドレス空間共用システム、及び複数の入出力装置とコンピュータプロセッサ間の通信管理方 |
US5572694A (en) * | 1992-11-25 | 1996-11-05 | Fujitsu Limited | Virtual system for detecting access paths belonging to same group from plurality of access paths to reach device designated by command with reference to table |
JPH06187178A (ja) * | 1992-12-18 | 1994-07-08 | Hitachi Ltd | 仮想計算機システムの入出力割込み制御方法 |
JP2900767B2 (ja) * | 1993-09-20 | 1999-06-02 | 株式会社日立製作所 | 仮想計算機システムの仮想計算機走行時間間隔制御方式 |
JPH07281925A (ja) * | 1994-04-06 | 1995-10-27 | Fujitsu Ltd | マルチプロセッサシミュレーション装置 |
JP3657665B2 (ja) * | 1995-02-14 | 2005-06-08 | 富士通株式会社 | 共用メモリに結合される複数の計算機システム及び共用メモリに結合される複数の計算機システムの制御方法 |
US5812823A (en) * | 1996-01-02 | 1998-09-22 | International Business Machines Corporation | Method and system for performing an emulation context save and restore that is transparent to the operating system |
KR100263030B1 (ko) * | 1996-01-26 | 2000-08-01 | 윤종용 | 중앙처리장치 구동 주파수 자동 선택 장치 및 그 제어방법 |
US5923900A (en) * | 1997-03-10 | 1999-07-13 | International Business Machines Corporation | Circular buffer with n sequential real and virtual entry positions for selectively inhibiting n adjacent entry positions including the virtual entry positions |
US5987537A (en) * | 1997-04-30 | 1999-11-16 | Compaq Computer Corporation | Function selector with external hard wired button array on computer chassis that generates interrupt to system processor |
GB2327784B (en) * | 1997-07-28 | 2002-04-03 | Microapl Ltd | A method of carrying out computer operations |
US6996710B1 (en) | 2000-03-31 | 2006-02-07 | Intel Corporation | Platform and method for issuing and certifying a hardware-protected attestation key |
US7111176B1 (en) | 2000-03-31 | 2006-09-19 | Intel Corporation | Generating isolated bus cycles for isolated execution |
US7013484B1 (en) | 2000-03-31 | 2006-03-14 | Intel Corporation | Managing a secure environment using a chipset in isolated execution mode |
US7089418B1 (en) | 2000-03-31 | 2006-08-08 | Intel Corporation | Managing accesses in a processor for isolated execution |
US7082615B1 (en) | 2000-03-31 | 2006-07-25 | Intel Corporation | Protecting software environment in isolated execution |
US7356817B1 (en) | 2000-03-31 | 2008-04-08 | Intel Corporation | Real-time scheduling of virtual machines |
US6934817B2 (en) | 2000-03-31 | 2005-08-23 | Intel Corporation | Controlling access to multiple memory zones in an isolated execution environment |
US6990579B1 (en) | 2000-03-31 | 2006-01-24 | Intel Corporation | Platform and method for remote attestation of a platform |
US6957332B1 (en) | 2000-03-31 | 2005-10-18 | Intel Corporation | Managing a secure platform using a hierarchical executive architecture in isolated execution mode |
US6976162B1 (en) | 2000-06-28 | 2005-12-13 | Intel Corporation | Platform and method for establishing provable identities while maintaining privacy |
US7793111B1 (en) | 2000-09-28 | 2010-09-07 | Intel Corporation | Mechanism to handle events in a machine with isolated execution |
US7389427B1 (en) | 2000-09-28 | 2008-06-17 | Intel Corporation | Mechanism to secure computer output from software attack using isolated execution |
US7215781B2 (en) * | 2000-12-22 | 2007-05-08 | Intel Corporation | Creation and distribution of a secret value between two devices |
US7818808B1 (en) | 2000-12-27 | 2010-10-19 | Intel Corporation | Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor |
US7225441B2 (en) * | 2000-12-27 | 2007-05-29 | Intel Corporation | Mechanism for providing power management through virtualization |
US7035963B2 (en) | 2000-12-27 | 2006-04-25 | Intel Corporation | Method for resolving address space conflicts between a virtual machine monitor and a guest operating system |
US6907600B2 (en) | 2000-12-27 | 2005-06-14 | Intel Corporation | Virtual translation lookaside buffer |
US7117376B2 (en) * | 2000-12-28 | 2006-10-03 | Intel Corporation | Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations |
US6813766B2 (en) * | 2001-02-05 | 2004-11-02 | Interland, Inc. | Method and apparatus for scheduling processes based upon virtual server identifiers |
US7096497B2 (en) * | 2001-03-30 | 2006-08-22 | Intel Corporation | File checking using remote signing authority via a network |
US20020144121A1 (en) * | 2001-03-30 | 2002-10-03 | Ellison Carl M. | Checking file integrity using signature generated in isolated execution |
US7272831B2 (en) | 2001-03-30 | 2007-09-18 | Intel Corporation | Method and apparatus for constructing host processor soft devices independent of the host processor operating system |
US7191440B2 (en) * | 2001-08-15 | 2007-03-13 | Intel Corporation | Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor |
US7428485B2 (en) * | 2001-08-24 | 2008-09-23 | International Business Machines Corporation | System for yielding to a processor |
US7251814B2 (en) * | 2001-08-24 | 2007-07-31 | International Business Machines Corporation | Yield on multithreaded processors |
US7024555B2 (en) | 2001-11-01 | 2006-04-04 | Intel Corporation | Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment |
US7103771B2 (en) * | 2001-12-17 | 2006-09-05 | Intel Corporation | Connecting a virtual token to a physical token |
US20030126454A1 (en) * | 2001-12-28 | 2003-07-03 | Glew Andrew F. | Authenticated code method and apparatus |
US7308576B2 (en) * | 2001-12-31 | 2007-12-11 | Intel Corporation | Authenticated code module |
US20030126453A1 (en) * | 2001-12-31 | 2003-07-03 | Glew Andrew F. | Processor supporting execution of an authenticated code instruction |
US7480806B2 (en) * | 2002-02-22 | 2009-01-20 | Intel Corporation | Multi-token seal and unseal |
US7631196B2 (en) | 2002-02-25 | 2009-12-08 | Intel Corporation | Method and apparatus for loading a trustable operating system |
US7124273B2 (en) * | 2002-02-25 | 2006-10-17 | Intel Corporation | Method and apparatus for translating guest physical addresses in a virtual machine environment |
US7028149B2 (en) * | 2002-03-29 | 2006-04-11 | Intel Corporation | System and method for resetting a platform configuration register |
US7069442B2 (en) * | 2002-03-29 | 2006-06-27 | Intel Corporation | System and method for execution of a secured environment initialization instruction |
US20030191943A1 (en) * | 2002-04-05 | 2003-10-09 | Poisner David I. | Methods and arrangements to register code |
US20030196096A1 (en) * | 2002-04-12 | 2003-10-16 | Sutton James A. | Microcode patch authentication |
US7058807B2 (en) * | 2002-04-15 | 2006-06-06 | Intel Corporation | Validation of inclusion of a platform within a data center |
US7076669B2 (en) * | 2002-04-15 | 2006-07-11 | Intel Corporation | Method and apparatus for communicating securely with a token |
US20030196100A1 (en) * | 2002-04-15 | 2003-10-16 | Grawrock David W. | Protection against memory attacks following reset |
US7127548B2 (en) * | 2002-04-16 | 2006-10-24 | Intel Corporation | Control register access virtualization performance improvement in the virtual-machine architecture |
US7139890B2 (en) * | 2002-04-30 | 2006-11-21 | Intel Corporation | Methods and arrangements to interface memory |
US20030229794A1 (en) * | 2002-06-07 | 2003-12-11 | Sutton James A. | System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container |
US6820177B2 (en) | 2002-06-12 | 2004-11-16 | Intel Corporation | Protected configuration space in a protected environment |
US7142674B2 (en) | 2002-06-18 | 2006-11-28 | Intel Corporation | Method of confirming a secure key exchange |
US7392415B2 (en) * | 2002-06-26 | 2008-06-24 | Intel Corporation | Sleep protection |
US20040003321A1 (en) * | 2002-06-27 | 2004-01-01 | Glew Andrew F. | Initialization of protected system |
US6996748B2 (en) * | 2002-06-29 | 2006-02-07 | Intel Corporation | Handling faults associated with operation of guest software in the virtual-machine architecture |
US7124327B2 (en) * | 2002-06-29 | 2006-10-17 | Intel Corporation | Control over faults occurring during the operation of guest software in the virtual-machine architecture |
US7296267B2 (en) * | 2002-07-12 | 2007-11-13 | Intel Corporation | System and method for binding virtual machines to hardware contexts |
US7165181B2 (en) * | 2002-11-27 | 2007-01-16 | Intel Corporation | System and method for establishing trust without revealing identity |
US7073042B2 (en) * | 2002-12-12 | 2006-07-04 | Intel Corporation | Reclaiming existing fields in address translation data structures to extend control over memory accesses |
US7318235B2 (en) | 2002-12-16 | 2008-01-08 | Intel Corporation | Attestation using both fixed token and portable token |
US20040117318A1 (en) * | 2002-12-16 | 2004-06-17 | Grawrock David W. | Portable token controlling trusted environment launch |
US7900017B2 (en) * | 2002-12-27 | 2011-03-01 | Intel Corporation | Mechanism for remapping post virtual machine memory pages |
US7076802B2 (en) * | 2002-12-31 | 2006-07-11 | Intel Corporation | Trusted system clock |
US20040128528A1 (en) * | 2002-12-31 | 2004-07-01 | Poisner David I. | Trusted real time clock |
US7000051B2 (en) * | 2003-03-31 | 2006-02-14 | International Business Machines Corporation | Apparatus and method for virtualizing interrupts in a logically partitioned computer system |
US7281075B2 (en) * | 2003-04-24 | 2007-10-09 | International Business Machines Corporation | Virtualization of a global interrupt queue |
US7130949B2 (en) * | 2003-05-12 | 2006-10-31 | International Business Machines Corporation | Managing input/output interruptions in non-dedicated interruption hardware environments |
WO2004104825A1 (en) | 2003-05-15 | 2004-12-02 | Applianz Technologies, Inc. | Systems and methods of creating and accessing software simulated computers |
US7694301B1 (en) * | 2003-06-27 | 2010-04-06 | Nathan Laredo | Method and system for supporting input/output for a virtual machine |
US8079034B2 (en) | 2003-09-15 | 2011-12-13 | Intel Corporation | Optimizing processor-managed resources based on the behavior of a virtual machine monitor |
US7424709B2 (en) * | 2003-09-15 | 2008-09-09 | Intel Corporation | Use of multiple virtual machine monitors to handle privileged events |
US7287197B2 (en) | 2003-09-15 | 2007-10-23 | Intel Corporation | Vectoring an interrupt or exception upon resuming operation of a virtual machine |
US7739521B2 (en) | 2003-09-18 | 2010-06-15 | Intel Corporation | Method of obscuring cryptographic computations |
US7610611B2 (en) | 2003-09-19 | 2009-10-27 | Moran Douglas R | Prioritized address decoder |
US7783779B1 (en) * | 2003-09-19 | 2010-08-24 | Vmware, Inc | Storage multipath management in a virtual computer system |
US7237051B2 (en) * | 2003-09-30 | 2007-06-26 | Intel Corporation | Mechanism to control hardware interrupt acknowledgement in a virtual machine system |
US20050080934A1 (en) | 2003-09-30 | 2005-04-14 | Cota-Robles Erik C. | Invalidating translation lookaside buffer entries in a virtual machine (VM) system |
US7177967B2 (en) | 2003-09-30 | 2007-02-13 | Intel Corporation | Chipset support for managing hardware interrupts in a virtual machine system |
US7366305B2 (en) * | 2003-09-30 | 2008-04-29 | Intel Corporation | Platform and method for establishing trust without revealing identity |
US7636844B2 (en) | 2003-11-17 | 2009-12-22 | Intel Corporation | Method and system to provide a trusted channel within a computer system for a SIM device |
US8156343B2 (en) | 2003-11-26 | 2012-04-10 | Intel Corporation | Accessing private data about the state of a data processing machine from storage that is publicly accessible |
US7222203B2 (en) * | 2003-12-08 | 2007-05-22 | Intel Corporation | Interrupt redirection for virtual partitioning |
US20050133582A1 (en) * | 2003-12-22 | 2005-06-23 | Bajikar Sundeep M. | Method and apparatus for providing a trusted time stamp in an open platform |
US8037314B2 (en) | 2003-12-22 | 2011-10-11 | Intel Corporation | Replacing blinded authentication authority |
US7802085B2 (en) | 2004-02-18 | 2010-09-21 | Intel Corporation | Apparatus and method for distributing private keys to an entity with minimal secret, unique information |
US7356735B2 (en) | 2004-03-30 | 2008-04-08 | Intel Corporation | Providing support for single stepping a virtual machine in a virtual machine environment |
US7620949B2 (en) | 2004-03-31 | 2009-11-17 | Intel Corporation | Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment |
US7917740B1 (en) * | 2004-05-11 | 2011-03-29 | Advanced Micro Devices, Inc. | Virtualization assist for legacy x86 floating point exception handling |
US7490070B2 (en) | 2004-06-10 | 2009-02-10 | Intel Corporation | Apparatus and method for proving the denial of a direct proof signature |
US7305592B2 (en) | 2004-06-30 | 2007-12-04 | Intel Corporation | Support for nested fault in a virtual machine environment |
US7797699B2 (en) * | 2004-09-23 | 2010-09-14 | Intel Corporation | Method and apparatus for scheduling virtual machine access to shared resources |
US7840962B2 (en) | 2004-09-30 | 2010-11-23 | Intel Corporation | System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time |
US8146078B2 (en) | 2004-10-29 | 2012-03-27 | Intel Corporation | Timer offsetting mechanism in a virtual machine environment |
US8924728B2 (en) | 2004-11-30 | 2014-12-30 | Intel Corporation | Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information |
US8533777B2 (en) * | 2004-12-29 | 2013-09-10 | Intel Corporation | Mechanism to determine trust of out-of-band management agents |
US7395405B2 (en) | 2005-01-28 | 2008-07-01 | Intel Corporation | Method and apparatus for supporting address translation in a virtual machine environment |
US7809957B2 (en) | 2005-09-29 | 2010-10-05 | Intel Corporation | Trusted platform module for generating sealed data |
US9361114B1 (en) * | 2005-12-06 | 2016-06-07 | Azul Systems, Inc. | Instruction based interrupt masking for managing interrupts in a computer environment |
US8014530B2 (en) | 2006-03-22 | 2011-09-06 | Intel Corporation | Method and apparatus for authenticated, recoverable key distribution with no database secrets |
US7958506B2 (en) * | 2006-06-22 | 2011-06-07 | Intel Corporation | Time sliced interrupt processing on virtualized platform |
US7987464B2 (en) * | 2006-07-25 | 2011-07-26 | International Business Machines Corporation | Logical partitioning and virtualization in a heterogeneous architecture |
US20080034193A1 (en) * | 2006-08-04 | 2008-02-07 | Day Michael N | System and Method for Providing a Mediated External Exception Extension for a Microprocessor |
US8739156B2 (en) * | 2007-07-24 | 2014-05-27 | Red Hat Israel, Ltd. | Method for securing the execution of virtual machines |
US8104083B1 (en) * | 2008-03-31 | 2012-01-24 | Symantec Corporation | Virtual machine file system content protection system and method |
WO2009157178A1 (ja) * | 2008-06-24 | 2009-12-30 | パナソニック株式会社 | 仮想計算機制御装置、仮想計算機制御プログラム及び仮想計算機制御回路 |
GB2462258B (en) * | 2008-07-28 | 2012-02-08 | Advanced Risc Mach Ltd | Interrupt control for virtual processing apparatus |
US9450960B1 (en) | 2008-11-05 | 2016-09-20 | Symantec Corporation | Virtual machine file system restriction system and method |
US8055827B2 (en) * | 2009-01-26 | 2011-11-08 | Advanced Micro Devices, Inc. | Guest interrupt controllers for each processor to aid interrupt virtualization |
US9009368B2 (en) | 2012-10-23 | 2015-04-14 | Advanced Micro Devices, Inc. | Interrupt latency performance counters |
US9378162B2 (en) | 2013-05-21 | 2016-06-28 | Arm Limited | Handling and routing interrupts to virtual processors |
US9858101B2 (en) * | 2014-11-13 | 2018-01-02 | Red Hat Israel, Ltd. | Virtual machine input/output thread management |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4001783A (en) * | 1975-03-26 | 1977-01-04 | Honeywell Information Systems, Inc. | Priority interrupt mechanism |
JPS55112651A (en) * | 1979-02-21 | 1980-08-30 | Fujitsu Ltd | Virtual computer system |
US4524415A (en) * | 1982-12-07 | 1985-06-18 | Motorola, Inc. | Virtual machine data processor |
US4689739A (en) * | 1983-03-28 | 1987-08-25 | Xerox Corporation | Method for providing priority interrupts in an electrophotographic machine |
US4564903A (en) * | 1983-10-05 | 1986-01-14 | International Business Machines Corporation | Partitioned multiprocessor programming system |
JPH0619747B2 (ja) * | 1984-01-18 | 1994-03-16 | 株式会社日立製作所 | I/o命令実行方法、i/o割込処理方法およびそれらを用いた計算機システム |
US4658351A (en) * | 1984-10-09 | 1987-04-14 | Wang Laboratories, Inc. | Task control means for a multi-tasking data processing system |
US4736318A (en) * | 1985-03-01 | 1988-04-05 | Wang Laboratories, Inc. | Data processing system having tunable operating system means |
US4734882A (en) * | 1985-04-01 | 1988-03-29 | Harris Corp. | Multilevel interrupt handling scheme |
US4835685A (en) * | 1985-05-06 | 1989-05-30 | Computer X, Inc. | Virtual single machine with message-like hardware interrupts and processor exceptions |
JPH0792761B2 (ja) * | 1985-07-31 | 1995-10-09 | 株式会社日立製作所 | 仮想計算機システムの入出力制御方法 |
JPS6258341A (ja) * | 1985-09-03 | 1987-03-14 | Fujitsu Ltd | 入出力割込処理方式 |
JPS62184544A (ja) * | 1986-02-10 | 1987-08-12 | Nec Corp | 仮想計算機システム |
JPS63182749A (ja) * | 1987-01-26 | 1988-07-28 | Nec Corp | 計算機システムのタイマ制御装置 |
JPS6417129A (en) * | 1987-07-10 | 1989-01-20 | Nippon Telegraph & Telephone | Control system for input/output interruption of virtual computer |
US4843541A (en) * | 1987-07-29 | 1989-06-27 | International Business Machines Corporation | Logical resource partitioning of a data processing system |
US5129064A (en) * | 1988-02-01 | 1992-07-07 | International Business Machines Corporation | System and method for simulating the I/O of a processing system |
US4912628A (en) * | 1988-03-15 | 1990-03-27 | International Business Machines Corp. | Suspending and resuming processing of tasks running in a virtual machine data processing system |
US4914583A (en) * | 1988-04-13 | 1990-04-03 | Motorola, Inc. | Method of indicating processes resident within a cell of a data processing system |
US4985831A (en) * | 1988-10-31 | 1991-01-15 | Evans & Sutherland Computer Corp. | Multiprocessor task scheduling system |
-
1989
- 1989-02-09 JP JP1030415A patent/JPH02208740A/ja active Pending
-
1990
- 1990-02-07 AU AU49224/90A patent/AU613823B2/en not_active Ceased
- 1990-02-07 DE DE69032334T patent/DE69032334T2/de not_active Expired - Fee Related
- 1990-02-07 ES ES90301287T patent/ES2119739T3/es not_active Expired - Lifetime
- 1990-02-07 EP EP90301287A patent/EP0382505B1/en not_active Expired - Lifetime
- 1990-02-08 CA CA002009555A patent/CA2009555C/en not_active Expired - Fee Related
- 1990-02-09 KR KR1019900001611A patent/KR920010978B1/ko not_active IP Right Cessation
-
1993
- 1993-05-24 US US08/065,685 patent/US5361375A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0594317A (ja) * | 1991-10-02 | 1993-04-16 | Nec Corp | 仮想計算機の入出力割り込み処理方式 |
JP2012003478A (ja) * | 2010-06-16 | 2012-01-05 | Mitsubishi Electric Corp | 割込み制御装置 |
Also Published As
Publication number | Publication date |
---|---|
DE69032334T2 (de) | 1998-09-24 |
KR900013403A (ko) | 1990-09-05 |
EP0382505B1 (en) | 1998-05-27 |
ES2119739T3 (es) | 1998-10-16 |
AU4922490A (en) | 1990-08-16 |
EP0382505A3 (en) | 1992-06-03 |
CA2009555C (en) | 1999-01-19 |
US5361375A (en) | 1994-11-01 |
AU613823B2 (en) | 1991-08-08 |
DE69032334D1 (de) | 1998-07-02 |
KR920010978B1 (ko) | 1992-12-26 |
EP0382505A2 (en) | 1990-08-16 |
CA2009555A1 (en) | 1990-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02208740A (ja) | 仮想計算機制御方式 | |
US5506975A (en) | Virtual machine I/O interrupt control method compares number of pending I/O interrupt conditions for non-running virtual machines with predetermined number | |
US5553291A (en) | Virtual machine control method and virtual machine system | |
US5511217A (en) | Computer system of virtual machines sharing a vector processor | |
US4685125A (en) | Computer system with tasking | |
JPS6258341A (ja) | 入出力割込処理方式 | |
JPH0792761B2 (ja) | 仮想計算機システムの入出力制御方法 | |
JP2000076087A (ja) | マルチオペレーティングシステム制御方法 | |
EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
JPS60225943A (ja) | 例外割込み処理方式 | |
JPH09282196A (ja) | 複合論理プロセッサシステムのプログラム走行制御方式 | |
JP3074770B2 (ja) | 情報処理装置 | |
JP2610966B2 (ja) | 仮想計算機制御方法 | |
JPH01195562A (ja) | 入出力装置割当て制御方式 | |
JP2864255B2 (ja) | 仮想計算機方式の計算機システム | |
JPS61160147A (ja) | 仮想計算機制御方式 | |
JPS6313218B2 (ja) | ||
JPH06242975A (ja) | 多重情報処理システムの仮想計算機ディスパッチ方式 | |
JPH0444131A (ja) | 複数os走行システムにおけるプロセッサ間通信の実行装置および方法 | |
Kobayakawa et al. | HI8-3X: A µITRON-Specification Realtime Operating System for H8/300 Series Microcontrollers | |
JPS6325736A (ja) | 仮想計算機システムにおける割込み制御方式 | |
JPS62114042A (ja) | プログラム事象記録制御方式 | |
JPS6116338A (ja) | 仮想計算機システムにおける割込み処理方式 | |
JPS6139135A (ja) | 仮想計算機システムにおけるインタバル・タイマ割り込み制御装置 | |
JPH04364545A (ja) | メモリダンプ方法 |