JPS62184544A - 仮想計算機システム - Google Patents

仮想計算機システム

Info

Publication number
JPS62184544A
JPS62184544A JP61025979A JP2597986A JPS62184544A JP S62184544 A JPS62184544 A JP S62184544A JP 61025979 A JP61025979 A JP 61025979A JP 2597986 A JP2597986 A JP 2597986A JP S62184544 A JPS62184544 A JP S62184544A
Authority
JP
Japan
Prior art keywords
interrupt
input
data processing
interruption
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61025979A
Other languages
English (en)
Inventor
Hisao Takane
高根　久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61025979A priority Critical patent/JPS62184544A/ja
Priority to DE3750045T priority patent/DE3750045T2/de
Priority to US07/012,162 priority patent/US4837674A/en
Priority to EP87101750A priority patent/EP0232882B1/en
Publication of JPS62184544A publication Critical patent/JPS62184544A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、仮想計算機システムに関し、特に複数のデー
タ処理装置からなる仮想計算機システムにおける入出力
装置からの割込み要求の通知に関する。
〔従来の技術〕
一般に、この種の仮想計算機システムでは、入出力装置
からの割込み要求に対して特別の処理が必要となる場合
がある。例えば、あるデータ処理装置で受付けた割込み
要求が他のデータ処理装置で実行中のオペレーティング
システムに対する割込み要求である場合、とのオペレー
ティングシステムの割込み処理プログラムを起動するた
め、上記オペレーティングシステムが実行されているデ
ータ処理装置の割込み処理動作を起動する必要がある。
上記の割込み処理動作を起動する場合、従来の仮想計算
機システムでは、上記の割込み要求を受けたデータ処理
装置がダミーの入出力要求を出して、この入出力要求に
対する応答である入出力装置からの入出力割込み要求に
より上記他のデータ処理装置の割込み処理動作を起動し
ている。
〔発明が解決しようとする問題点〕
ところで、従来の仮想計算機システムでは割シ込み要求
において、上述のようにむだな入出力処理が実行される
ことになり、その結果、処理のオー・クヘッドが増加す
る欠点があった。
本発明の目的は２割込み！処理動作を効率よく行うこと
のできる入出力割込み通知装置を提供することにある。
〔問題点を解決するだめの手段〕
本発明による仮想計算機システムは、主記憶装置、入出
力装置、及び複数のデータ処理装置を備工、複数のオペ
レーティングシステムの実行を制御する制御プログラム
を有する仮想計算機システムにおいて、前記入出力装置
からの割込み要求を前記複数のデータ処理装置に通知す
る第１の割込み起動手段と、該通知された割込み要求に
応答したデータ処理装置から前記割込み要求に対応する
オペレーティングシステムを実行しているデータ処理装
置に対して割込み処理動作を起動させる第２の割込み起
動手段とを有することを特徴とする。
〔実施例〕 次に本発明について１図面を参照して説明する。
第１図は２本発明による仮想計算機システムの一実施例
を示したものでアリ、第２図は第１図に示す仮想計算機
システムの処理手順の一例を示す図である。
第１図を参照して、主記憶装置１０には第１の割込み保
留手段１１と、第２の割込み保留手段１２とが備えられ
ている。入出力装置２０には。
書込み手段２１と割込み起動手段（第１の割込み起動手
段）２２とが備えられている。さらに、データ処理装置
３０は読出し手段３１と書込み手段３２と割込み起動手
段（第２の割込み起動手段）３３とを備え、一方、デー
タ処理装置４０は読出し手段４１と書込み手段４２と割
込み起動手段（第２の割込み起動手段）４３とを備えて
いる。
第１の割込み保留手段１１は、書込み手段２１により書
込み制御され、第１の割込み保留手段１１は入出力装置
２０からの入出力割込み情報を保持する。割込み起動手
段２２はデータ処理装置３０及びデータ処理装置４０の
割込み処理動作の起動を行なう。第２の割込み保留手段
１２は、データ処理装置３０の書込み手段３２あるいは
データ処理装置４０の書込み手段４２により書込み制御
され、制御プログラムによって設定される割込み情報を
保持する。読出し手段３１及び読出し手段４１は第１の
割込み保留手段１１及び第２の割込み保留手段１２の内
容を読み出す。割込み起動処理動作を起動する。
次に、第１図及び第２図を参照して本発明による割込み
動作処理について説明する。
データ処理装置３０上でオペレーティングシステムＡ（
以下０８−Ａという）が実行されておシ。
０８−Ａが入出力装置２０に対して入出力要求（以下Ｉ
１０要求という）を出す（処理１００）と、入出力装置
２０は入出力処理の後、書込み手段２１によって第１の
割込み保留手段１１に割込み情報を設定して２割込み起
動手段２２によりデータ処理装置３０及び４０に割込み
要求を行う（処理１０１）。
オペレーティングシステムＢ（以下０８−Ｂという）を
実行中のデータ処理装置４０が割込み要求に応答したす
ると、データ処理装置４０は制御プログラム（以下ｃｐ
という）を起動する（処理１０２）。制御プログラム、
即ち、データ処理装置４０は読出し手段４１によって第
１の割込み保留手段１１から割込み情報を読出し、書込
み手段４２によって第２の割込み保留手段１２に割込み
情報を設定する。また制御プログラムは割込み情報がい
ずれのオペレーティングシステムに対するものであるか
を識別する。この場合、０８−Ａに対する割込み情報で
あるから、データ処理装置４０は０８−Ａの割込み処理
プログラムを起動すべく。
割込み起動手段４３によってデータ処理装置３０の割込
み動作を起動する（処理１０３）。
０８−Ａを実行中のデータ処理装置３０は読出し手段３
１によって第２の割込み保留手段１２から割込み情報を
読み出し、０８−Ａの割込み処理プログラムを起動する
。
一方、０８−Ａを実行中のデータ処理装置３ｏが割込み
要求に応答したとすると、データ処理装置３０がｃｐを
起動する。データ処理装置３ｏは読出し手段３１によっ
て第１の割込み保留手段１１から割込み情報を読出し、
書込み手段３２によって第２の割込み保留手段１２に割
込み情報を設定する。制御プログラムは割込み情報が０
８−Ａに対する割込み情報であることを識別し、データ
処理装置３０の割込み動作が起動される。データ処理装
置３０は読出し手段３１によって第２の割込み保留手段
１２から割込み情報を読み出し、０８−Ａの割込み処理
プログラムを起動する。
０８−Ｂが入出力装置２０に対して入出力要求を出す場
合にも、同様にして割込み動作が起動することは明らか
である。
〔発明の効果〕
以上説明したように２本発明による仮想計算機システム
では一方のデータ処理装置から他のデータ処理装置の割
込み処理動作を直接起動するようにしたから、即ち、入
出力装置をダミーの入出力要求で起動させることがない
から効率の良い仮想計算機システムが実現できる。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図。 第２図は本発明による割込み動作処理の一実施例を示す
フロー図である。 １０・・・主記憶装置、１１・・・第１の割込み保留手
段、１２・・・第２の割込み保留手段、２０・・・入出
力装置、２１，３２，４２・・・書込み手段、２２゜３
３．４３・・・割込み起動手段、３０．３１・・・デー
タ処理装置、３１．４１・・・読出し手段。

Claims (1)

    【特許請求の範囲】
  1. １、主記憶装置、入出力装置、及び複数のデータ処理装
    置を備え、複数のオペレーティングシステムの実行を制
    御する制御プログラムを有する仮想計算機システムにお
    いて、前記入出力装置からの割込み要求を前記複数のデ
    ータ処理装置に通知する第１の割込み起動手段と、該通
    知された割込み要求に応答したデータ処理装置から前記
    割込み要求に対応するオペレーティングシステムを実行
    しているデータ処理装置に対して割込み処理動作を起動
    させる第２の割込み起動手段とを有することを特徴とす
    る仮想計算機システム。
JP61025979A 1986-02-10 1986-02-10 仮想計算機システム Pending JPS62184544A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61025979A JPS62184544A (ja) 1986-02-10 1986-02-10 仮想計算機システム
DE3750045T DE3750045T2 (de) 1986-02-10 1987-02-09 Unterbrechungssteuerungsvorrichtung für eine virtuelle Maschine mit einer Vielzahl von Verarbeitungseinheiten.
US07/012,162 US4837674A (en) 1986-02-10 1987-02-09 Circuit arrangement capable of quickly processing an interrupt in a virtual machine operated by a plurality of operating systems
EP87101750A EP0232882B1 (en) 1986-02-10 1987-02-09 Interrupt control arrangement for a virtual machine with a plurality of execution processing units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61025979A JPS62184544A (ja) 1986-02-10 1986-02-10 仮想計算機システム

Publications (1)

Publication Number Publication Date
JPS62184544A true JPS62184544A (ja) 1987-08-12

Family

ID=12180843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61025979A Pending JPS62184544A (ja) 1986-02-10 1986-02-10 仮想計算機システム

Country Status (4)

Country Link
US (1) US4837674A (ja)
EP (1) EP0232882B1 (ja)
JP (1) JPS62184544A (ja)
DE (1) DE3750045T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107656584A (zh) * 2016-07-26 2018-02-02 佛山市顺德区顺达电脑厂有限公司 机箱装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629278B2 (ja) * 1988-06-30 1997-07-09 株式会社日立製作所 仮想計算機システム
JPH0293952A (ja) * 1988-09-30 1990-04-04 Hitachi Ltd 仮想計算機システム
JPH02171934A (ja) * 1988-12-26 1990-07-03 Hitachi Ltd 仮想計算機システム
JPH02208740A (ja) * 1989-02-09 1990-08-20 Fujitsu Ltd 仮想計算機制御方式
US5369767A (en) * 1989-05-17 1994-11-29 International Business Machines Corp. Servicing interrupt requests in a data processing system without using the services of an operating system
US5113522A (en) * 1989-05-17 1992-05-12 International Business Machines Corporation Data processing system with system resource management for itself and for an associated alien processor
US5134580A (en) * 1990-03-22 1992-07-28 International Business Machines Corporation Computer with capability to automatically initialize in a first operating system of choice and reinitialize in a second operating system without computer shutdown
JP3093293B2 (ja) * 1991-02-08 2000-10-03 日本電気株式会社 情報処理装置の割り込み方式
JP3300407B2 (ja) * 1992-05-15 2002-07-08 富士通株式会社 仮想計算機システム
US5526503A (en) * 1993-10-06 1996-06-11 Ast Research, Inc. Virtual addressing buffer circuit
US7975117B2 (en) * 2003-03-24 2011-07-05 Microsoft Corporation Enforcing isolation among plural operating systems
US7177967B2 (en) * 2003-09-30 2007-02-13 Intel Corporation Chipset support for managing hardware interrupts in a virtual machine system
DE102014223760A1 (de) * 2014-11-20 2016-05-25 Robert Bosch Gmbh Umschaltvorrichtung zum Umschalten von Informationssignalen einer Mastervorrichtung und einer Slavevorrichtung an eine Ausgabevorrichtung
CN110209473B (zh) * 2018-04-12 2023-04-18 腾讯科技（深圳）有限公司 中断处理设备、云服务器、中断处理方法及业务处理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0519174A (ja) * 1991-07-10 1993-01-29 Sony Corp 高分解能観察記録装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648252A (en) * 1969-11-03 1972-03-07 Honeywell Inc Multiprogrammable, multiprocessor computer system
US4253145A (en) * 1978-12-26 1981-02-24 Honeywell Information Systems Inc. Hardware virtualizer for supporting recursive virtual computer systems on a host computer system
JPS55112651A (en) * 1979-02-21 1980-08-30 Fujitsu Ltd Virtual computer system
JPS5764859A (en) * 1980-10-08 1982-04-20 Hitachi Ltd Multi-processor system
US4604500A (en) * 1981-12-02 1986-08-05 At&T Bell Laboratories Multiprocessing interrupt arrangement
US4493034A (en) * 1982-10-14 1985-01-08 Honeywell Information Systems Inc. Apparatus and method for an operating system supervisor in a data processing system
JPS61229129A (ja) * 1985-04-04 1986-10-13 Nec Corp 仮想計算機システムにおける入出力割込み通知装置
JPS61245244A (ja) * 1985-04-23 1986-10-31 Nec Corp 仮想計算機システムにおける入出力割込通知方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0519174A (ja) * 1991-07-10 1993-01-29 Sony Corp 高分解能観察記録装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107656584A (zh) * 2016-07-26 2018-02-02 佛山市顺德区顺达电脑厂有限公司 机箱装置
CN107656584B (zh) * 2016-07-26 2020-08-11 佛山市顺德区顺达电脑厂有限公司 机箱装置

Also Published As

Publication number Publication date
EP0232882A2 (en) 1987-08-19
US4837674A (en) 1989-06-06
EP0232882A3 (en) 1990-04-18
DE3750045D1 (de) 1994-07-21
DE3750045T2 (de) 1995-01-05
EP0232882B1 (en) 1994-06-15

Similar Documents

Publication Publication Date Title
US6275893B1 (en) Method and apparatus for providing seamless hooking and intercepting of selected kernel and HAL exported entry points in an operating system
JPS62184544A (ja) 仮想計算機システム
JP3093293B2 (ja) 情報処理装置の割り込み方式
JPWO2008114415A1 (ja) マルチプロセッシングシステム
JPH07225694A (ja) 仮想計算機システム
JPH0519174B2 (ja)
JP2553526B2 (ja) マルチタスク処理装置
JPS6223895B2 (ja)
JP2581327B2 (ja) 仮想計算機の入出力割込み処理方式
JPS6136850A (ja) 入出力割込通知方式
JP2000029850A (ja) オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法
JPH02176832A (ja) マイクロコンピュータ
JPS61184644A (ja) 仮想計算機システム制御方式
JPS62276634A (ja) 仮想計算機システム
JPS6170653A (ja) プロセツサ間の割込み制御方式
JP2001154861A (ja) プロセス非同期終了システムおよび方法
JPH04372042A (ja) 入出力割込み処理管理方式
JPS6273335A (ja) スタツク管理方式
JPH03175532A (ja) システム定義変更方式
JPH05342021A (ja) マルチタスク計算機
JPS6370362A (ja) タイムシエアリングシステムにおけるコマンド中断リスタ−ト方式
JPS6349942A (ja) 演算処理装置
JPS6380335A (ja) バツクグランドジヨブ起動方式
JPH03179532A (ja) コンピュータ装置
JPS61272871A (ja) ベクトル演算レジスタの制御方式