JPS6170653A - プロセツサ間の割込み制御方式 - Google Patents
プロセツサ間の割込み制御方式Info
- Publication number
- JPS6170653A JPS6170653A JP19240284A JP19240284A JPS6170653A JP S6170653 A JPS6170653 A JP S6170653A JP 19240284 A JP19240284 A JP 19240284A JP 19240284 A JP19240284 A JP 19240284A JP S6170653 A JPS6170653 A JP S6170653A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- interrupt
- processing
- interruption
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、一方のプロセッサから他方のプロセッサに割
込み要求を発し、他方のプロセッサが割込み要求に応じ
た割込み処理を行なうプロセッサ間の割込み制御方式に
関し、特に他方のプロセッサが停止することなく割込み
処理を行なうことのできるプロセッサ間の割込み制御方
式に関する。
込み要求を発し、他方のプロセッサが割込み要求に応じ
た割込み処理を行なうプロセッサ間の割込み制御方式に
関し、特に他方のプロセッサが停止することなく割込み
処理を行なうことのできるプロセッサ間の割込み制御方
式に関する。
コンピュータシステムにおいては、1台のプロセッサに
種々の入出力装置等が接続され、プロセッサがこれら入
出力装置等を制御して所望の処理を実行する。1台のプ
ロセッサによる処理は限りがあるので、処理時間を早め
るだめ、このプロセッサを主プロセツサとし、命令処理
専用の付加プロセッサを別に設けて、主プロセツサに接
続する構成が用いられている。係る構成では、主プロセ
ツサの負荷が軽減1分散されるので、処理時間の向上が
得られる。
種々の入出力装置等が接続され、プロセッサがこれら入
出力装置等を制御して所望の処理を実行する。1台のプ
ロセッサによる処理は限りがあるので、処理時間を早め
るだめ、このプロセッサを主プロセツサとし、命令処理
専用の付加プロセッサを別に設けて、主プロセツサに接
続する構成が用いられている。係る構成では、主プロセ
ツサの負荷が軽減1分散されるので、処理時間の向上が
得られる。
このような構成においては、命令処理の必要な時点で主
プロセツサから付加プロセッサに割込み要求を発し、付
加プロセッサにこれを処理させる必要がある。
プロセツサから付加プロセッサに割込み要求を発し、付
加プロセッサにこれを処理させる必要がある。
第3図は従来の割込み制御方式の構成図であシ。
入出力装置を接続する各種のチャネルと接続される主プ
ロセツサ1はインターフェイス制御部3を介し付加プロ
セッサ2と割込みに必要な信号のやシとりを行ない、主
プロセツサ1及び付加プロセッサ2は図示しないバスに
よってメインメモリに接続されている。インターフェイ
ス制御部3には。
ロセツサ1はインターフェイス制御部3を介し付加プロ
セッサ2と割込みに必要な信号のやシとりを行ない、主
プロセツサ1及び付加プロセッサ2は図示しないバスに
よってメインメモリに接続されている。インターフェイ
ス制御部3には。
主プロセツサ1からのI10割込み要求、動作開始指示
を発するだめのI10割込み要求通知部30゜開始通知
部34と、これらの要求指示を判断して付加プロセッサ
2へ通知するI10割込み要求列 ゛断部31.開始判
断部35と、付加プロセッサ2からの割込み許可を発す
るための割込み通知部33と、この通知を判断して主プ
ロセツサ1へ通知する割込み判断部32とが設けられて
いる。尚、これら各部30〜35はいずれもフリップフ
ロップ1 及びドライバで構成されている。
を発するだめのI10割込み要求通知部30゜開始通知
部34と、これらの要求指示を判断して付加プロセッサ
2へ通知するI10割込み要求列 ゛断部31.開始判
断部35と、付加プロセッサ2からの割込み許可を発す
るための割込み通知部33と、この通知を判断して主プ
ロセツサ1へ通知する割込み判断部32とが設けられて
いる。尚、これら各部30〜35はいずれもフリップフ
ロップ1 及びドライバで構成されている。
このようなインターフェイス制御部3を介し主プロセツ
サ1から付加プロセッサ2に割込みを行うには、第4図
の従来の方式の説明図に示す如く。
サ1から付加プロセッサ2に割込みを行うには、第4図
の従来の方式の説明図に示す如く。
主プロセツサ1がチャネルを介し入出力装置からの割込
みを検出すると、主プロセツサ1は割込み処理部1aが
要求通知部30のI10割込み安水フラグをオンとする
。付加プロセッサ2は現在実行中の命令の切れ目(終了
)に、要求判断部31から要求フラグがオンかどうかの
判断出力を受け。
みを検出すると、主プロセツサ1は割込み処理部1aが
要求通知部30のI10割込み安水フラグをオンとする
。付加プロセッサ2は現在実行中の命令の切れ目(終了
)に、要求判断部31から要求フラグがオンかどうかの
判断出力を受け。
オンであれば1割込み許可を割込み処理部2aが割込み
通知部33にセットし1割込み通知部33からのセット
に伴なうHALT(ハルト)指示を受け、停止する。一
方、主プロセツサ1は割込み処理部1aが割込み判断部
32からの割込み許可を監視し2割込み許可が発生する
と、付加プロセッサ2の停止を検知し、原因がI10割
込みによるものかを調べ、チャネルよりチャネルステー
タスワード(CSW)を格納して要求のあった入出力装
置の機番から割込みコードを作成し、動作開始指示と割
込みコードを開始通知部34にセットする。付加プロセ
ッサ2は開始判断部35を介してこれを検知し、処理を
再開し、psw(プログラムステータスワード)のチェ
ンジ(CHANGE)を行って、新たなPSWに従って
処理を続行する。
通知部33にセットし1割込み通知部33からのセット
に伴なうHALT(ハルト)指示を受け、停止する。一
方、主プロセツサ1は割込み処理部1aが割込み判断部
32からの割込み許可を監視し2割込み許可が発生する
と、付加プロセッサ2の停止を検知し、原因がI10割
込みによるものかを調べ、チャネルよりチャネルステー
タスワード(CSW)を格納して要求のあった入出力装
置の機番から割込みコードを作成し、動作開始指示と割
込みコードを開始通知部34にセットする。付加プロセ
ッサ2は開始判断部35を介してこれを検知し、処理を
再開し、psw(プログラムステータスワード)のチェ
ンジ(CHANGE)を行って、新たなPSWに従って
処理を続行する。
このように従来の割込み制御方式では、主プロセツサ1
が割込み要求を発し、付加プロセッサ2が命令実行後、
この要求を受付け、主プロセツサ1に割込み許可を発し
て停止状態となり、主プロセツサ1からの開始指示待ち
の状態となることから、必ず付加プロセッサ2は停止し
なければならず、開始指示を受けるまで、処理が全く行
なわれない。従って、この間の付加プロセッサ2の停止
時間が無駄となシ付加プロセッサ2の処理効率を低下さ
せるという問題があった。
が割込み要求を発し、付加プロセッサ2が命令実行後、
この要求を受付け、主プロセツサ1に割込み許可を発し
て停止状態となり、主プロセツサ1からの開始指示待ち
の状態となることから、必ず付加プロセッサ2は停止し
なければならず、開始指示を受けるまで、処理が全く行
なわれない。従って、この間の付加プロセッサ2の停止
時間が無駄となシ付加プロセッサ2の処理効率を低下さ
せるという問題があった。
本発明は2割込み要求を受けたプロセッサを停止させる
ことなく、処理続行を可能とするプロセッサ間の割込み
制御方式を提供するにある。
ことなく、処理続行を可能とするプロセッサ間の割込み
制御方式を提供するにある。
このため9本発明は2割込み要求を発する一方のプロセ
ッサと、該割込み要求に従って処理を行なう他方のプロ
セッサとを有し、該一方のプロセッサから該他方のプロ
セッサに割込み要求が生じた際該他方のプロセッサが該
一方のプロセッサ、割込み許可を発して該割込み要求に
対する割込み処理を実行し、該一方のプロセッサの該割
込み許可による割込み処理の終了通知によって該他方の
プロセッサが該実行した割込み処理に基く処理の実行を
開始することを特徴としている。
ッサと、該割込み要求に従って処理を行なう他方のプロ
セッサとを有し、該一方のプロセッサから該他方のプロ
セッサに割込み要求が生じた際該他方のプロセッサが該
一方のプロセッサ、割込み許可を発して該割込み要求に
対する割込み処理を実行し、該一方のプロセッサの該割
込み許可による割込み処理の終了通知によって該他方の
プロセッサが該実行した割込み処理に基く処理の実行を
開始することを特徴としている。
本発明においては、一方のプロセッサから割込み要求が
生じた際、他方のプロセッサは一方のプロセッサに割込
み許可を与えて割込みレベルに割込んでこれを通知する
とともに、一方のプロセッサからの信号の必要のない範
囲で当該割込み要求に対する割込み処理を実行するよう
にし、一方のプロセッサが割込み許可に基いて割込み処
理を行って終了通知した時残りの割込み処理を行って処
理の実行を開始するようにしている。
生じた際、他方のプロセッサは一方のプロセッサに割込
み許可を与えて割込みレベルに割込んでこれを通知する
とともに、一方のプロセッサからの信号の必要のない範
囲で当該割込み要求に対する割込み処理を実行するよう
にし、一方のプロセッサが割込み許可に基いて割込み処
理を行って終了通知した時残りの割込み処理を行って処
理の実行を開始するようにしている。
(実施例〕
以下1本発明を実施例により詳細に説明する。
第1図は本発明の一実施例ブロック図であり。
図中、第3図で示したものと同一のものは同一の記号で
示してあ5,2bは現PSW格納域であり。
示してあ5,2bは現PSW格納域であり。
実行しようとするプログラムステータスワード(PSW
)を格納するもの、2Cは旧PAW格納域であシャ前に
実行したプログラムステータスワード(psw)と割込
みコードを格納するもの。
)を格納するもの、2Cは旧PAW格納域であシャ前に
実行したプログラムステータスワード(psw)と割込
みコードを格納するもの。
36は割込み通知部であり、付加プロセッサ2の割込み
処理部2aからの割込み許可がセットされるとともに、
セット後割込み実行指示を付加プロセッサ2の割込み処
理部2aへ与えるもの、37は割込み終了通知部であシ
、主プロセッサ1からの割込み終了及び割込みコードが
セットされるもの、38は割込み終了判断部であり、付
加プロセッサ2へ割込み終了及び割込みコードを通知す
るものである。
処理部2aからの割込み許可がセットされるとともに、
セット後割込み実行指示を付加プロセッサ2の割込み処
理部2aへ与えるもの、37は割込み終了通知部であシ
、主プロセッサ1からの割込み終了及び割込みコードが
セットされるもの、38は割込み終了判断部であり、付
加プロセッサ2へ割込み終了及び割込みコードを通知す
るものである。
次に、第1図実施例構成の動作について第2図処j里フ
ロー図を用いて説明する。
ロー図を用いて説明する。
l ■ 主プロセツサ1はチャネルを介して入出力装
frY(I10デバイス)から割込みを受けると。
frY(I10デバイス)から割込みを受けると。
通知要求部30のI10割込み要求フラグをオンする。
■ 付加プロセッサ2は現在実行中の命令の終了後要求
判断部31を介しI10割込み要求のフラグを調べ、オ
フであれば次の命令の処理を行ない、オンであれば主プ
ロセツサ1へ割込みで通知する。即ち1割込み許可を割
込み処理部2aが割込み通知部36へセットする。
判断部31を介しI10割込み要求のフラグを調べ、オ
フであれば次の命令の処理を行ない、オンであれば主プ
ロセツサ1へ割込みで通知する。即ち1割込み許可を割
込み処理部2aが割込み通知部36へセットする。
■ 割込み通知部36はこの割込み許可のセットによっ
て割込み実行指示を割込み処理部2aへ与える。これに
よって、付加プロセッサ2は割込み処理部2aが割込み
処理であるPSWチェンジを行なう。即ち、現実行中の
プログラムステータスワードを現PSW格納域2aから
旧PSW格納域2CKセーブ(5ave )する。この
時割込みコードは未だ主プロセツサ1から受取っていな
いので。
て割込み実行指示を割込み処理部2aへ与える。これに
よって、付加プロセッサ2は割込み処理部2aが割込み
処理であるPSWチェンジを行なう。即ち、現実行中の
プログラムステータスワードを現PSW格納域2aから
旧PSW格納域2CKセーブ(5ave )する。この
時割込みコードは未だ主プロセツサ1から受取っていな
いので。
旧PSW格納域2Cへの割込みコードのセットは保留す
る。
る。
更に、前述のI10割込み要求の実行のため。
I10割込み要求に応じた新しいプログラムステータス
ワードを引き出し、現PSW格納域2bにセットする。
ワードを引き出し、現PSW格納域2bにセットする。
■ 一方、主プロセツサ1では2割込み制御部1aが割
込み判断部32を介し割込みレベルでの割込み許可を受
け、付加プロセッサ2からの割込みを処理する。即ち、
この割込み許可は割込みコードの要求と判断し、チャネ
ルより要求のあったチャネルステータスワード(CSW
)を格納し。
込み判断部32を介し割込みレベルでの割込み許可を受
け、付加プロセッサ2からの割込みを処理する。即ち、
この割込み許可は割込みコードの要求と判断し、チャネ
ルより要求のあったチャネルステータスワード(CSW
)を格納し。
要求のろった入出力装置の機番から割込みコードを作成
する。割込みコードが作成されると、主プロセツサ1は
終了通知部32の割込み終了通知フラグをセットすると
ともに割込みコードをセットする。
する。割込みコードが作成されると、主プロセツサ1は
終了通知部32の割込み終了通知フラグをセットすると
ともに割込みコードをセットする。
■ 前述の付加プロセッサ2は新P8Wの現PSW格納
域2bへのセット後、終了判断部38を介し終了通知フ
ラグがオンになったかを監視し。
域2bへのセット後、終了判断部38を介し終了通知フ
ラグがオンになったかを監視し。
オンになったことを検出すると割込みコードを受取り、
旧PSW格納域2Cにセットする。
旧PSW格納域2Cにセットする。
そして、現PSW格納域2bの新PSWに従って処理を
続行する。
続行する。
そしてこの処理の終了後、セーブされた旧PSW格納域
2Cの内容を調べ、その割込みコードを見て処理結果を
主プロセツサ1を介し要求のあった入出力装置へ与え、
そのPSWを見て、再び元。
2Cの内容を調べ、その割込みコードを見て処理結果を
主プロセツサ1を介し要求のあった入出力装置へ与え、
そのPSWを見て、再び元。
の処理に復帰する。
このようにして、付加プロセッサ2はIlo pill
込み要求を受付は後、主プロセツサ1の指示を得なくて
も実行できる範囲の割込み処理、PAWチェンジを行な
い、主プロセツサ1に対しては割込みレベルで割込み許
可を発して割込みコードを要求し、主プロセツサからの
割込みコード作成後の終了通知によって残りの割込み処
理である割込みコードのセットを行って、処理を続行す
るようにして、付加プロセッサ2の停止を避けるように
している。本発明は、入出力割込みを例にとって説明し
たが1機械割込み、その他の割込みに関しても、同等で
ある。
込み要求を受付は後、主プロセツサ1の指示を得なくて
も実行できる範囲の割込み処理、PAWチェンジを行な
い、主プロセツサ1に対しては割込みレベルで割込み許
可を発して割込みコードを要求し、主プロセツサからの
割込みコード作成後の終了通知によって残りの割込み処
理である割込みコードのセットを行って、処理を続行す
るようにして、付加プロセッサ2の停止を避けるように
している。本発明は、入出力割込みを例にとって説明し
たが1機械割込み、その他の割込みに関しても、同等で
ある。
以上本発明を一実施例によシ説明したが2本発明は本発
明の主旨に従い種々の変形が可能であり。
明の主旨に従い種々の変形が可能であり。
本発明からこれらを排除するものではない。
以上説明した様に1本発明によれば、;1す込み要求を
発する一方のプロセッサと、該割込み要求に従って処理
を行なう他方のプロセッサとを有し。
発する一方のプロセッサと、該割込み要求に従って処理
を行なう他方のプロセッサとを有し。
該一方のプロセッサから該他方のプロセッサに割込み要
求が生じだ際該他方のプロセッサが該一方のプロセッサ
に割込み許可を発して該割込み要求に対する割込み処理
を実行し、該一方のプロセッサの該割込み許可による割
込み処理の終了通知によって該他方のプロセッサが該実
行した割込み処理に基く処理の実行を開始することを特
徴としているので、他方のプロセッサは一方のプロセッ
サからの指示を待ってから割込み処理を開始するのでな
く、予じめ指示なしでできる割込み処理を行ってしまう
から、他方のプロセッサが停止することなく処理能力を
向上することが可能となるという効果を奏する。
求が生じだ際該他方のプロセッサが該一方のプロセッサ
に割込み許可を発して該割込み要求に対する割込み処理
を実行し、該一方のプロセッサの該割込み許可による割
込み処理の終了通知によって該他方のプロセッサが該実
行した割込み処理に基く処理の実行を開始することを特
徴としているので、他方のプロセッサは一方のプロセッ
サからの指示を待ってから割込み処理を開始するのでな
く、予じめ指示なしでできる割込み処理を行ってしまう
から、他方のプロセッサが停止することなく処理能力を
向上することが可能となるという効果を奏する。
まだ、主プロセツサと付加プロセッサとのインターフェ
イスによってこれを実現できるので容易にしかも安価に
達成できるという効果も奏し、実用上も極めて有用であ
る。
イスによってこれを実現できるので容易にしかも安価に
達成できるという効果も奏し、実用上も極めて有用であ
る。
第1図は本発明の一実施例ブロック図、第2図は第1図
実施例構成の処理フロー図、第3図は従来の構成図、第
4図は従来方式にXる処理70−図である。 図中、1・・・主プロセツサ(一方のプロセッサ)。 2・・・付加プロセッサ(他方のプロセ>9)、3・・
・インターフェイス制御部。
実施例構成の処理フロー図、第3図は従来の構成図、第
4図は従来方式にXる処理70−図である。 図中、1・・・主プロセツサ(一方のプロセッサ)。 2・・・付加プロセッサ(他方のプロセ>9)、3・・
・インターフェイス制御部。
Claims (1)
- 割込み要求を発する一方のプロセッサと、該割込み要求
に従つて処理を行なう他方のプロセッサとを有し、該一
方のプロセッサから該他方のプロセッサに割込み要求が
生じた際該他方のプロセッサが該一方のプロセッサに割
込み許可を発して該割込み要求に対する割込み処理を実
行し、該一方のプロセッサの該割込み許可による割込み
処理の終了通知によつて該他方のプロセッサが該実行し
た割込み処理に基く処理の実行を開始することを特徴と
するプロセッサ間の割込み制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59192402A JPH0658659B2 (ja) | 1984-09-13 | 1984-09-13 | プロセッサ間の割込み制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59192402A JPH0658659B2 (ja) | 1984-09-13 | 1984-09-13 | プロセッサ間の割込み制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6170653A true JPS6170653A (ja) | 1986-04-11 |
JPH0658659B2 JPH0658659B2 (ja) | 1994-08-03 |
Family
ID=16290715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59192402A Expired - Fee Related JPH0658659B2 (ja) | 1984-09-13 | 1984-09-13 | プロセッサ間の割込み制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0658659B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58169661A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | デ−タ処理システム |
JPS5960676A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | マルチプロセツサ方式 |
-
1984
- 1984-09-13 JP JP59192402A patent/JPH0658659B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58169661A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | デ−タ処理システム |
JPS5960676A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | マルチプロセツサ方式 |
Also Published As
Publication number | Publication date |
---|---|
JPH0658659B2 (ja) | 1994-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62184544A (ja) | 仮想計算機システム | |
JPS6170653A (ja) | プロセツサ間の割込み制御方式 | |
JPS6336023B2 (ja) | ||
JPH05134960A (ja) | ローカルプロセツシング方式 | |
JPH07219887A (ja) | Dma転送制御装置 | |
JPS6136850A (ja) | 入出力割込通知方式 | |
JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
JP2581327B2 (ja) | 仮想計算機の入出力割込み処理方式 | |
JPS61136159A (ja) | シングルチツプマイクロコンピユ−タ | |
JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
JPS62266639A (ja) | 入出力用デバイスのインタフエ−ス装置 | |
JPH0236971B2 (ja) | ||
JPH076143A (ja) | タスク起動要求伝達装置 | |
JPS62204354A (ja) | 入出力命令制御方式 | |
JPS6278631A (ja) | 複数オペレ−テイングシステムにおける入出力制御方式 | |
JPS5812615B2 (ja) | マイクロプロセツサ制御によるワ−クステ−シヨンアダプタ | |
JP2000029850A (ja) | オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 | |
JPH0690676B2 (ja) | コマンド動作制御方式 | |
JPH0354374B2 (ja) | ||
JPS58129525A (ja) | デ−タ処理システムのデ−タ入出力制御方法 | |
JPH0519174B2 (ja) | ||
JPS6063662A (ja) | マルチプロセツサシステム | |
JPS5837577B2 (ja) | コモンバスホウシキオサイヨウシタデンシケイサンキ | |
JPS6330659B2 (ja) | ||
JPS63245754A (ja) | 情報処理システムの入出力制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |