JPH0758470B2 - 仮想計算機の割込み制御方式 - Google Patents
仮想計算機の割込み制御方式Info
- Publication number
- JPH0758470B2 JPH0758470B2 JP16441488A JP16441488A JPH0758470B2 JP H0758470 B2 JPH0758470 B2 JP H0758470B2 JP 16441488 A JP16441488 A JP 16441488A JP 16441488 A JP16441488 A JP 16441488A JP H0758470 B2 JPH0758470 B2 JP H0758470B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- central processing
- processing unit
- switch circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置分野に利用される。
本発明は中央処理装置の割込み制御に関し、特に、仮想
計算機の割込み制御方式に関する。
計算機の割込み制御方式に関する。
本発明は、中央処理装置と、複数の周辺装置からの割込
み信号の前記中央処理装置への入力の制御を行う割込み
制御装置とを備えた計算機システムにおいて、 常に有意レベルの割込み有意信号を発生させ、この割込
み有意信号の前記中央処理装置の割込み要求端子への入
力ならびに前記割込み信号の前記中央処理装置の割込み
要求端子または非マスク割込端子への入力を動作モード
に従って制御することにより、 高速で割込み処理を行うことができる仮想計算機の割込
み制御方式を実現したものである。
み信号の前記中央処理装置への入力の制御を行う割込み
制御装置とを備えた計算機システムにおいて、 常に有意レベルの割込み有意信号を発生させ、この割込
み有意信号の前記中央処理装置の割込み要求端子への入
力ならびに前記割込み信号の前記中央処理装置の割込み
要求端子または非マスク割込端子への入力を動作モード
に従って制御することにより、 高速で割込み処理を行うことができる仮想計算機の割込
み制御方式を実現したものである。
従来、この種の割込み制御は、第３図で示す構成となっ
ていた。すなわち、周辺装置31、…3i…、3nからの割込
み信号１は、割込み制御装置20を経由して、中央処理装
置10の割込み要求端子INTRに接続されていた。
ていた。すなわち、周辺装置31、…3i…、3nからの割込
み信号１は、割込み制御装置20を経由して、中央処理装
置10の割込み要求端子INTRに接続されていた。
周辺装置3iで中央処理装置10に対して割込み要求１が発
生すると、割込み制御装置20による割込み要求調整後、
割込み制御装置20が中央処理装置10の割込み要求端子IN
TRに対して割込み信号１を出す。このとき、中央処理装
置10が割込み許可状態にあれば、割込み制御装置20に対
し割込みACK信号を出す。割込み制御装置20は、割込みA
CK信号を受け取ると、中央処理装置10に割込み種別を通
知する。これにより中央処理装置10は必要な制御プログ
ラムを実行し、割込み処理を行う。
生すると、割込み制御装置20による割込み要求調整後、
割込み制御装置20が中央処理装置10の割込み要求端子IN
TRに対して割込み信号１を出す。このとき、中央処理装
置10が割込み許可状態にあれば、割込み制御装置20に対
し割込みACK信号を出す。割込み制御装置20は、割込みA
CK信号を受け取ると、中央処理装置10に割込み種別を通
知する。これにより中央処理装置10は必要な制御プログ
ラムを実行し、割込み処理を行う。
しかし、中央処理装置10が割込み禁止状態にあると、割
込み制御装置20が割込み要求を行っても、中央処理装置
10はその要求をマスクする。
込み制御装置20が割込み要求を行っても、中央処理装置
10はその要求をマスクする。
前述した従来の制御方式では、割込み制御装置20からの
割込み信号１は、通常、中央処理装置10の割込み要求端
子INTRに接続されている。この割込み要求端子INTRは中
央処理装置10の状態、すなわち割込み許可または禁止状
態かにより、その割込みを処理するか否かを選択でき
る。この割込みモードの選択は制御プログラムにより行
われる。
割込み信号１は、通常、中央処理装置10の割込み要求端
子INTRに接続されている。この割込み要求端子INTRは中
央処理装置10の状態、すなわち割込み許可または禁止状
態かにより、その割込みを処理するか否かを選択でき
る。この割込みモードの選択は制御プログラムにより行
われる。
ところで、仮想計算機システムを構築するとき、仮想計
算機上で動作する制御プログラム（以下、ゲストOSとい
う。）が実行した命令により、実計算機の割込みモード
を直接変更すると不具合が生じることがある。すなわ
ち、仮想計算機Ａが高速の割込みを処理しているとき、
他の仮想計算機Ｂが長時間割込み禁止モードにすると、
仮想計算機Ａは必要な割込み処理を行うことができなく
なる。
算機上で動作する制御プログラム（以下、ゲストOSとい
う。）が実行した命令により、実計算機の割込みモード
を直接変更すると不具合が生じることがある。すなわ
ち、仮想計算機Ａが高速の割込みを処理しているとき、
他の仮想計算機Ｂが長時間割込み禁止モードにすると、
仮想計算機Ａは必要な割込み処理を行うことができなく
なる。
このような不具合を避けるため、実計算機は仮想計算機
が割込みモードを変更する命令を実行すると例外を発生
させ、仮想計算機の実行を監視する制御プログラム（以
下、VMモニタという。）に通知し、必要な処理を行って
いた。
が割込みモードを変更する命令を実行すると例外を発生
させ、仮想計算機の実行を監視する制御プログラム（以
下、VMモニタという。）に通知し、必要な処理を行って
いた。
ところで、前述の例外処理をプログラムにより行うとか
なりの時間を要する。このため、従来の仮想計算機シス
テムでは、ファームウェアのマイクロプログラムを変更
したり、ゲストOSの制御プログラムレベルのエミュレー
ションを行うことにより高速化を図っていた。
なりの時間を要する。このため、従来の仮想計算機シス
テムでは、ファームウェアのマイクロプログラムを変更
したり、ゲストOSの制御プログラムレベルのエミュレー
ションを行うことにより高速化を図っていた。
しかし、マイクロコンピュータにより仮想計算機システ
ムを構築しようとした場合、一般にマイクロコンピュー
タ内のマイクロプログラムを変更することは不可能であ
る。また、マイクロコンピュータ上で動作するプログラ
ムは制御プログラムの機能を使用しないで、直接ハード
ウェアを制御するプログラムが多いため、例外処理をプ
ログラムで行わなければならない。このため、実計算機
上で動作する場合に比べ性能劣化がいちじるしい欠点が
あった。
ムを構築しようとした場合、一般にマイクロコンピュー
タ内のマイクロプログラムを変更することは不可能であ
る。また、マイクロコンピュータ上で動作するプログラ
ムは制御プログラムの機能を使用しないで、直接ハード
ウェアを制御するプログラムが多いため、例外処理をプ
ログラムで行わなければならない。このため、実計算機
上で動作する場合に比べ性能劣化がいちじるしい欠点が
あった。
本発明の目的は、割込み処理が高速でできる仮想計算機
の割込み制御方式を提供することにある。
の割込み制御方式を提供することにある。
本発明は、中央処理装置と、複数の周辺装置から入力さ
れる割込み信号の前記中央処理装置への入力の制御を行
う割込み制御装置とを備えた計算機システムにおいて、
前記中央処理装置に対してマスク可能な割込みを発生さ
せる割込み有意信号を常に有意レベルの状態で出力する
符号器と、前記割込み制御装置から出力される前記割込
み信号を切り換えて前記中央処理装置の割込み要求端子
または非マスク割込み端子へ入力する第一のスイッチ回
路と、前記割込み有意信号の前記中央処理装置の割込み
要求端子への入力を接または断にする第二のスイッチ回
路と、動作モードに従って前記第一および第二のスイッ
チ回路を制御するスイッチ制御部とを備え、このスイッ
チ制御部は、仮想計算機の実行を監視する第一の制御プ
ログラムを実行するとき、前記第一のスイッチ回路を前
記中央処理装置の前記割込み要求端子側に切り換えると
ともに前記第二のスイッチ回路を断にする第一の制御処
理手段と、仮想計算機上で動作する第二の制御プログラ
ムを実行し、かつ当該第二の制御プログラムが割込み禁
止モードのとき、前記第一のスイッチ回路を前記中央処
理装置の前記非マスク割込み端子側に切り換えるととも
に前記第二のスイッチ回路を接にする第二の制御処理手
段と、前記第二の制御プログラムを実行し、かつ当該第
二の制御プログラムが割込み許可モードのとき、前記第
一のスイッチ回路を前記中央処理装置の前記非マスク割
込み端子側に切り換えるとともに前記第二のスイッチ回
路を断にする第三の制御処理手段とを含むことを特徴と
する。
れる割込み信号の前記中央処理装置への入力の制御を行
う割込み制御装置とを備えた計算機システムにおいて、
前記中央処理装置に対してマスク可能な割込みを発生さ
せる割込み有意信号を常に有意レベルの状態で出力する
符号器と、前記割込み制御装置から出力される前記割込
み信号を切り換えて前記中央処理装置の割込み要求端子
または非マスク割込み端子へ入力する第一のスイッチ回
路と、前記割込み有意信号の前記中央処理装置の割込み
要求端子への入力を接または断にする第二のスイッチ回
路と、動作モードに従って前記第一および第二のスイッ
チ回路を制御するスイッチ制御部とを備え、このスイッ
チ制御部は、仮想計算機の実行を監視する第一の制御プ
ログラムを実行するとき、前記第一のスイッチ回路を前
記中央処理装置の前記割込み要求端子側に切り換えると
ともに前記第二のスイッチ回路を断にする第一の制御処
理手段と、仮想計算機上で動作する第二の制御プログラ
ムを実行し、かつ当該第二の制御プログラムが割込み禁
止モードのとき、前記第一のスイッチ回路を前記中央処
理装置の前記非マスク割込み端子側に切り換えるととも
に前記第二のスイッチ回路を接にする第二の制御処理手
段と、前記第二の制御プログラムを実行し、かつ当該第
二の制御プログラムが割込み許可モードのとき、前記第
一のスイッチ回路を前記中央処理装置の前記非マスク割
込み端子側に切り換えるとともに前記第二のスイッチ回
路を断にする第三の制御処理手段とを含むことを特徴と
する。
第一および第二のスイッチ回路により、VMモニタ実行時
には、割込み制御装置からの割込み信号は中央処理装置
の割込み要求端子INTRに接続される。そしてVMモニタ実
行時でないときにゲストOS実行に切り換えられ、前記割
込み信号は前記中央処理装置の非マスク割込み端子NMI
に接続されるとともに、ゲストOSが割込み禁止モードの
ときには符号器からの有意割込み信号が前記割込み要求
端子に接続され、割込み許可モードのときにはその接続
が断となる。
には、割込み制御装置からの割込み信号は中央処理装置
の割込み要求端子INTRに接続される。そしてVMモニタ実
行時でないときにゲストOS実行に切り換えられ、前記割
込み信号は前記中央処理装置の非マスク割込み端子NMI
に接続されるとともに、ゲストOSが割込み禁止モードの
ときには符号器からの有意割込み信号が前記割込み要求
端子に接続され、割込み許可モードのときにはその接続
が断となる。
従って、ゲストOS実行時に、ゲストOSから実計算機の割
込みモードを変更し、有意割込み信号によりゲストOSが
割込み禁止モードで動作し、高速で割込み処理を行うこ
とが可能となる。
込みモードを変更し、有意割込み信号によりゲストOSが
割込み禁止モードで動作し、高速で割込み処理を行うこ
とが可能となる。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック構成図であ
る。
る。
本実施例は、中央処理装置10と、複数の周辺装置31、
…、3i…、3nから入力される割込み信号の中央処理装置
10への入力の制御を行う割込み制御装置20とを備えた計
算機システムにおいて、 常に有意レベル「１」の割込み有意信号２を出力する符
号器40と、割込み制御装置20から出力される割込み信号
１を切り換えて中央処理装置10の割込み要求端子INTRま
たは非マスク割込み端子NMIへ入力する第一のスイッチ
回路（SW）51と、割込み有意信号２の中央処理装置10の
割込み要求端子INTRへの入力を「接」または「断」にす
る第二のスイッチ回路（SW）52と、動作モードに従って
第一および第二のスイッチ51および52を制御するスイッ
チ制御部53とを備えている。
…、3i…、3nから入力される割込み信号の中央処理装置
10への入力の制御を行う割込み制御装置20とを備えた計
算機システムにおいて、 常に有意レベル「１」の割込み有意信号２を出力する符
号器40と、割込み制御装置20から出力される割込み信号
１を切り換えて中央処理装置10の割込み要求端子INTRま
たは非マスク割込み端子NMIへ入力する第一のスイッチ
回路（SW）51と、割込み有意信号２の中央処理装置10の
割込み要求端子INTRへの入力を「接」または「断」にす
る第二のスイッチ回路（SW）52と、動作モードに従って
第一および第二のスイッチ51および52を制御するスイッ
チ制御部53とを備えている。
本発明の特徴は、第１図において、符号器40と、スイッ
チ回路51および52と、スイッチ制御部53とを設けたこと
にある。
チ回路51および52と、スイッチ制御部53とを設けたこと
にある。
次に、本実施例の動作について説明する。
まず始めに、第２図を参照して、スイッチ51および52の
制御アルゴリズムについて説明する。
制御アルゴリズムについて説明する。
仮想計算機システムでは、VMモニタ実行時はSW51＝ａ、
SW52＝「オフ」とし、ゲストOS実行時は、SW51＝ｂで、
ゲストOSが割込み禁止モードならSW52＝「オン」、ゲス
トOSが割込み許可モードならSW52＝「オフ」とする。
SW52＝「オフ」とし、ゲストOS実行時は、SW51＝ｂで、
ゲストOSが割込み禁止モードならSW52＝「オン」、ゲス
トOSが割込み許可モードならSW52＝「オフ」とする。
仮想計算機システムにおいて、ゲストOSが行う割込みモ
ードの制御をトラップし、VMモニタがソフトウェアによ
りエミュレーションを行うとオーバヘッドが大きい。そ
こで、ゲストOSから自由に実計算機の割込みモードを変
更できるようにする。
ードの制御をトラップし、VMモニタがソフトウェアによ
りエミュレーションを行うとオーバヘッドが大きい。そ
こで、ゲストOSから自由に実計算機の割込みモードを変
更できるようにする。
ゲストOSが実計算機を割込み禁止にしている期間は、普
通数10μsec〜200μsec以下が大半であると考えられ
る。中央処理装置10に入る割込みの周期は数msecのオー
ダであることが多いため、ゲストOSが割込み禁止にして
いるときに実際に割込みが発生する確率は、最大でも10
％以下である。従って大部分はゲストOSが実計算機の割
込みモードを直接制御してもシステムに悪影響を与えな
い。しかし、特定のゲストOSが長時間割込み禁止で動作
すると（例えばゲストOS内にバグがあったときなど）、
システムとして割込み処理が行えなくなる。
通数10μsec〜200μsec以下が大半であると考えられ
る。中央処理装置10に入る割込みの周期は数msecのオー
ダであることが多いため、ゲストOSが割込み禁止にして
いるときに実際に割込みが発生する確率は、最大でも10
％以下である。従って大部分はゲストOSが実計算機の割
込みモードを直接制御してもシステムに悪影響を与えな
い。しかし、特定のゲストOSが長時間割込み禁止で動作
すると（例えばゲストOS内にバグがあったときなど）、
システムとして割込み処理が行えなくなる。
そこで、VMモニタはゲストOSiをディスパッチすると
き、 ゲストOSiが割込み禁止モードなら、 SW51＝ｂ、SW52＝「オン」、 ゲストOSiが割込み許可モードなら、 SW51＝ｂ、SW52＝「オフ」、 として実行する。
き、 ゲストOSiが割込み禁止モードなら、 SW51＝ｂ、SW52＝「オン」、 ゲストOSiが割込み許可モードなら、 SW51＝ｂ、SW52＝「オフ」、 として実行する。
このとき、割込み制御装置20から割込み信号１が入る
と、中央処理装置10の非マスク割込み端子NMIに入るた
め、中央処置装置10は常に割込み処理が行える。非マス
ク割込み端子NMIに対する割込みはVMモニタに通知され
る。VMモニタは割込み制御装置20の内部状態を調べ割込
み種別を判別し、必要なゲストOSに通知する。
と、中央処理装置10の非マスク割込み端子NMIに入るた
め、中央処置装置10は常に割込み処理が行える。非マス
ク割込み端子NMIに対する割込みはVMモニタに通知され
る。VMモニタは割込み制御装置20の内部状態を調べ割込
み種別を判別し、必要なゲストOSに通知する。
これにより、常にVMモニタは割込み処理を行うことがで
きる。VMモニタ実行時はSW51＝ａとして処理を行う。こ
れにより、VMモニタは割込み禁止で処理を行うことがで
きる。
きる。VMモニタ実行時はSW51＝ａとして処理を行う。こ
れにより、VMモニタは割込み禁止で処理を行うことがで
きる。
本方式では、ゲストOSがいつ割込みモードを変更したの
か直接知ることはできない。すなわち、非マスク割込み
端子NMIによる割込みが発生し、VMモニタが起動した
後、VMモニタがゲストOSの状態を調べることにより始め
て判別することができる。
か直接知ることはできない。すなわち、非マスク割込み
端子NMIによる割込みが発生し、VMモニタが起動した
後、VMモニタがゲストOSの状態を調べることにより始め
て判別することができる。
ゲストOSiが割込み禁止にした後、ゲストOSiに対して割
込みが発生したとする。このとき、VMモニタはゲストOS
iに割込みを通知せずそれを保留する。その後、ゲストO
Siが割込み許可にしたとき保留中の割込みを通知する。
ところが、VMモニタはゲストOSiが割込み許可にしたタ
イミングを検出できないため、次に何らかの割込みが発
生するまでゲストOSiに対する割込みを保留し続けなけ
ればならない。さらに、保留中の割込みがあるとVMモニ
タは常にそのゲストOSの割込みモニタの状態を調べる必
要がある。
込みが発生したとする。このとき、VMモニタはゲストOS
iに割込みを通知せずそれを保留する。その後、ゲストO
Siが割込み許可にしたとき保留中の割込みを通知する。
ところが、VMモニタはゲストOSiが割込み許可にしたタ
イミングを検出できないため、次に何らかの割込みが発
生するまでゲストOSiに対する割込みを保留し続けなけ
ればならない。さらに、保留中の割込みがあるとVMモニ
タは常にそのゲストOSの割込みモニタの状態を調べる必
要がある。
そこで、VMモニタはゲストOSiが割込み禁止モードなの
で、SW51＝ｂおよびSW52＝「オン」としてこのゲストOS
iをディスパッチする。もしゲストOSiが割込み禁止モー
ドから割込み許可モードに遷移すると、SW52＝「オン」
であることにより今まで保留状態にあった符号器40から
の割込み有意信号が中央処理装置10の割込み要求端子IN
TRに供給され、中央処理装置10に割込みが入る。よっ
て、VMモニタはこの割込みによりゲストOSiが割込み禁
止モードから割込み許可モードに遷移したことを認識
し、保留状態にある割込みをゲストOSiに通知すること
ができる。これにより、ゲストOSiはただちに割込み処
理を行うことができる。
で、SW51＝ｂおよびSW52＝「オン」としてこのゲストOS
iをディスパッチする。もしゲストOSiが割込み禁止モー
ドから割込み許可モードに遷移すると、SW52＝「オン」
であることにより今まで保留状態にあった符号器40から
の割込み有意信号が中央処理装置10の割込み要求端子IN
TRに供給され、中央処理装置10に割込みが入る。よっ
て、VMモニタはこの割込みによりゲストOSiが割込み禁
止モードから割込み許可モードに遷移したことを認識
し、保留状態にある割込みをゲストOSiに通知すること
ができる。これにより、ゲストOSiはただちに割込み処
理を行うことができる。
以上説明したように、本発明は、SW51およびSW52を制御
することにより、以下の効果がある。
することにより、以下の効果がある。
ゲストOSが行う割込み制御命令をトラップしないた
め、VMモニタによるオーバヘッドが大幅に低下し、ゲス
トOSを高速に実行できる。
め、VMモニタによるオーバヘッドが大幅に低下し、ゲス
トOSを高速に実行できる。
VMモニタはゲストOSが割込み禁止モードから許可モ
ードに遷移するタイミングを認識できるため、ただちに
ゲストOSに割込みを通知することができる。
ードに遷移するタイミングを認識できるため、ただちに
ゲストOSに割込みを通知することができる。
第１図は本発明の一実施例を示すブロック構成図。 第２図はそのスイッチの制御アルゴリズムを示す流れ
図。 第３図は従来例を示すブロック構成図。 １……割込み信号、２……割込み有意信号、10……中央
処理装置、20……割込み制御装置、31〜3n……周辺装
置、40……符号器、51、52……スイッチ回路（SW）。
図。 第３図は従来例を示すブロック構成図。 １……割込み信号、２……割込み有意信号、10……中央
処理装置、20……割込み制御装置、31〜3n……周辺装
置、40……符号器、51、52……スイッチ回路（SW）。
Claims (1)
- 【請求項１】中央処理装置と、 複数の周辺装置から入力される割込み信号の前記中央処
理装置への入力の制御を行う割込み制御装置と を備えた計算機システムにおいて、 前記中央処理装置に対してマスク可能な割込みを発生さ
せる有意信号を常に有意レベルの状態で出力する符号器
と、 前記割込み制御装置から出力される前記割込み信号を切
り換えて前記中央処理装置の割込み要求端子または非マ
スク割込み端子へ入力する第一のスイッチ回路と、 前記割込み有意信号の前記中央処理装置の割込み要求端
子への入力を接または断にする第二のスイッチ回路と、 動作モードに従って前記第一および第二のスイッチ回路
を制御するスイッチ制御部と を備え、 このスイッチ制御部は、 仮想計算機の実行を監視する第一の制御プログラムを実
行するとき、前記第一のスイッチ回路を前記中央処理装
置の前記割込み要求端子側に切り換えるとともに前記第
二のスイッチ回路を断にする第一の制御処理手段と、 仮想計算機上で動作する第二の制御プログラムを実行
し、かつ当該第二の制御プログラムが割込み禁止モード
のとき、前記第一のスイッチ回路を前記中央処理装置の
前記非マスク割込み端子側に切り換えるとともに前記第
二のスイッチ回路を接にする第二の制御処理手段と、 前記第二の制御プログラムを実行し、かつ当該第二の制
御プログラムが割込み許可モードのとき、前記第一のス
イッチ回路を前記中央処理装置の前記非マスク割込み端
子側に切り換えるとともに前記第二のスイッチ回路を断
にする第三の制御処理手段と を含むことを特徴とする仮想計算機の割込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16441488A JPH0758470B2 (ja) | 1988-06-30 | 1988-06-30 | 仮想計算機の割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16441488A JPH0758470B2 (ja) | 1988-06-30 | 1988-06-30 | 仮想計算機の割込み制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0212531A JPH0212531A (ja) | 1990-01-17 |
| JPH0758470B2 true JPH0758470B2 (ja) | 1995-06-21 |
Family
ID=15792692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16441488A Expired - Lifetime JPH0758470B2 (ja) | 1988-06-30 | 1988-06-30 | 仮想計算機の割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758470B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3198961B2 (ja) | 1997-02-10 | 2001-08-13 | 日本電気株式会社 | 電池パック及び電池パックを内蔵した携帯型通信機 |
| US8504754B2 (en) * | 2010-06-23 | 2013-08-06 | International Business Machines Corporation | Identification of types of sources of adapter interruptions |
| FR2998689B1 (fr) * | 2012-11-27 | 2014-12-26 | Oberthur Technologies | Ensemble electronique comprenant un module de desactivation |
-
1988
- 1988-06-30 JP JP16441488A patent/JPH0758470B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0212531A (ja) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6112320A (en) | Computer watchdog timer | |
| JP2655615B2 (ja) | 情報処理装置 | |
| US4703419A (en) | Switchcover means and method for dual mode microprocessor system | |
| JPH0758470B2 (ja) | 仮想計算機の割込み制御方式 | |
| JPH0675819A (ja) | マイクロプロセッサ | |
| JPS6158054A (ja) | プログラムの暴走検出方式 | |
| JPH0314136A (ja) | マイクロプロセッサシステムの相互診断方式 | |
| JPH01136251A (ja) | 自己診断方式 | |
| JPH04106653A (ja) | 並列処理システム | |
| JP3087481B2 (ja) | イン・サーキット・エミュレータ | |
| JPH01309138A (ja) | インサーキット・エミュレータ | |
| JPH02264340A (ja) | マイクロプロセッサ | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPS62174855A (ja) | バス切替え方式 | |
| JPH0416811B2 (ja) | ||
| JPS61267137A (ja) | 割込み動作制御方式 | |
| JPH03134783A (ja) | シングルチップマイクロコンピュータ | |
| JPS61194531A (ja) | 命令実行制御装置 | |
| JPH02297629A (ja) | マイクロコンピュータ | |
| JPS6273340A (ja) | 中央処理装置 | |
| JPS621042A (ja) | 電子計算機 | |
| JPS62264340A (ja) | デバツグ装置 | |
| JPH06161933A (ja) | 共通バス入出力制御システム | |
| JPH053033B2 (ja) | ||
| JPH08179958A (ja) | 制御用電子装置 |