JPH0416811B2 - - Google Patents

Info

Publication number
JPH0416811B2
JPH0416811B2 JP12324984A JP12324984A JPH0416811B2 JP H0416811 B2 JPH0416811 B2 JP H0416811B2 JP 12324984 A JP12324984 A JP 12324984A JP 12324984 A JP12324984 A JP 12324984A JP H0416811 B2 JPH0416811 B2 JP H0416811B2
Authority
JP
Japan
Prior art keywords
interrupt
speed
privileged instruction
program
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12324984A
Other languages
English (en)
Other versions
JPS6116338A (ja
Inventor
Atsushi Kanda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12324984A priority Critical patent/JPS6116338A/ja
Publication of JPS6116338A publication Critical patent/JPS6116338A/ja
Publication of JPH0416811B2 publication Critical patent/JPH0416811B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、仮想計算機システムにおける割込み
処理方式に関し、特に処理速度等の実行特性の異
なる複数の仮想計算機を含む仮想計算機システム
において、割込み処理時のオーバーヘツドを減少
させるため、仮想計算機ごとにその処理状態に適
合した割込みハンドラを選択使用できるようにし
た割込み処理方式に関する。
〔従来の技術〕
仮想計算機システムは、仮想計算機を切替える
デイスパツチ処理や命令あるいはアドレスの変換
処理などが必要となるため、実行計算機システム
にくらべてオーバーヘツドが大きいという問題が
ある。このため、特定の条件下で高速パスによる
動作を可能にしている。
高速パスは、たとえばマクロ命令の処理をマイ
クロプログラムで高速実行したり、仮想記憶空間
と実記憶空間とを一致させたいわゆるV=R領域
で動作させ、アドレス変換によるオーバーヘツド
を減少させるものである。
なお、V=Rで動作する仮想計算機を高速
VM、そしてV=Vで動作する仮想計算機を低速
VMと呼ぶ。
第2図は、従来の一般的な割込み処理方式の説
明図であり、オペレーテイングシステムがシユミ
レーシヨンが必要な特権命令を実行する場合のプ
ログラム割込みの例を示したものである。
図中、1はCPU、2はメモリ、3は特権命令
検出機構、4はプログラム割込み発生機構、5は
現PSW、6はオペレーテイングシステム、7は
旧PSW、8は新PSW、9は割込みコード、10
は仮想計算機モニタプログラム(CP)に設けら
れている割込みハンドラ、11は特権命令高速シ
ミユレーシヨンルーチン、12は特権命令汎用シ
ミユレーシヨンルーチンである。
デイスパツチされたVM空間内ではオペレーテ
イングシステム6は問題プログラム状態で走行す
るため特権命令を発行すると、特権命令例外のプ
ログラム割込みとなり、その割込み処理により特
権命令のシミユレーシヨンが実行されるようにな
つている。CPU1の特権命令検出機構3がその
検出機構であり、で特権命令を検出すると、プ
ログラム割込み発生機構4を作動させて、のよ
うに現PSW5を旧PSW7へ移し、代りにプログ
ラム割込み用に用意されている新PSW8を現
PSW5へ設定するとともに、特権命令シミユレ
ーシヨンの高速処理あるいは通常処理などの条件
を割込みコード9に設定する。
次にで示すように、新PSWのアドレスが指
している割込みハンドラ10を呼び出し、割込み
ハンドラ10は、で割込みコード9を参照して
割込み条件をチエツクし、実行すべき割込み処理
の種類を選択する。プログラム割込みによる処理
の種類には、高速パスを用いる特権命令シミユレ
ーシヨンおよび、低速パスを用いる特権命令のシ
ミユレーシヨンの他に、トレース、アドレススト
ツプ、プログラム事象記録(PER)などがある。
割込みハンドラ10は、たとえば割込みコード
9が特権命令の高速シミユレーシヨンを指示して
いると、特権命令高速シミユレーシヨンルーチン
11を選択し、高速シミユレーシヨンに必要な動
作モードを設定したのちのように制御を渡して
実行させる。他方、特権命令が高速シミユレーシ
ヨンを要しない通常のものである場合には、′
のように特権命令汎用シミユレーシヨンルーチン
12を選択して実行させる。
〔発明が解決しようとする問題点〕
従来の仮想計算機システムでは、高速パス動作
を選択するための特定条件の状態が発生している
か否かを調べるために、また高速パスの動作モー
ドを設定するために多くのステツプ数を要し、高
速パスの効果を十分に生かすことができなかつ
た。
たとえば第2図に示した例では、特権命令の高
速シミユレーシヨンを実行する場合にも、割込み
ハンドラ10は、他の割込み原因がトレースなの
か、アドレスストツプなのか、プログラム事象記
録なのかなどのあり得る他のすべての場合につい
てもチエツクしたのち、動作モードを設定するス
テツプを順次実行し、そのために時間を費してい
るため、特権命令高速シミユレーシヨンルーチン
11の実行が遅れるという問題があつた。
〔問題点を解決するための手段〕
従来システムでは、単一の割込みハンドラを汎
用的に使用しているために、割込み原因のチエツ
クと動作モードの設定に手間がかかつていること
から、本発明では割込みハンドラを複数種類用意
し、仮想計算機の状態に応じて最適の割込みハン
ドラを選択できるようにするものであり、そのた
め、異なる複数の仮想計算機を含む仮想計算機シ
ステムにおいて、仮想計算機モニタプログラムに
設けられているところのそれぞれが特定の仮想計
算機に適合するように構成された複数の割込みハ
ンドラと、仮想計算機の切替え処理時に新たな仮
想計算機に対応する割込みハンドラのアドレスと
動作モードを新PSWに設定する手段とをそなえ、
仮想計算機ごとに最適の割込みハンドラを選択
し、割込み処理を行なわせることを特徴とするも
のである。
〔作用〕
本発明によれば、そのときの仮想計算機の状態
に適合する割込みハンドラを選択することによ
り、無駄な割込み原因についてまでのチエツクを
行なう必要がなくなり、オーバーヘツドが短縮さ
れる。
〔実施例〕
以下に、本発明の詳細を実施例にしたがつて説
明する。
第1図は、本発明の1実施例システムの構成図
である。図中、1はCPU、2はメモリ、13は
VM切換え条件検出機構、14は外部割込み発生
機構、15は高速処理特権命令検出機構、16は
特権命令検出機構、17および18はプログラム
割込み発生機構、19は外部割込み新PSW、2
0はプログラム割込み新PSW、21は割込みコ
ード、22は外部割込みハンドラ、23はVM選
択処理ルーチン、24はプログラム割込みハンド
ラ切換え処理ルーチン、25は特権命令が高速シ
ミユレーシヨンを要するものか否かのみをチエツ
クする高速プログラム割込みハンドラ、26は特
権命令高速シミユレーシヨンルーチン、27はプ
ログラム割込み原因すべてをチエツクする汎用プ
ログラム割込みハンドラ、28は特権命令汎用シ
ミユレーシヨンルーチンを示す。
動作において、VM切換え条件検出機構13
は、VM切換え条件、たとえばタイマによるタイ
ムアツプを検出すると、外部割込み発生機構14
を動作させる。外部割込み発生機構14は、で
示すように外部割込み新PSW19を使用して
で外部割込みハンドラ22を起動し、外部割込み
ハンドラ22は割込みコードを解析して、タイム
スライスエンドを検出するとVM選択処理ルーチ
ン23を呼び出して、VMの切換え(デイスパツ
チ)を行なわせる。
次にプログラム割込みハンドラ切換え処理ルー
チン24により、プログラム割込み新PSW20
中のアドレス部と動作モード部を先に切換えた
VM用のプログラム割込みハンドラ、すなわち高
速VMあるいは低速VMに対応するプログラム割
込みハンドラ25,27のいずれか一方のアドレ
スと動作モードに変更し、そのVM下で使用され
るプログラム割込みハンドラの位置と動作モード
をハードウエアに知らせる。
ここで、切換えられたVMで走行するオペレー
テイングシステムがシミユレーシヨンを必要とす
る特権命令を発行すると、その命令が高速処理を
必要とするものか通常の処理でよいものかにした
がつて、高速処理特権命令検出機構15または特
権命令検出機構16のいずれかが作動し、それぞ
れに応じて、プログラム割込み発生機構17また
は18が起動される。
プログラム割込み発生機構17および18は、
それぞれ起動されたときに、特権命令高速シミユ
レーシヨンおよび特権命令汎用シミユレーシヨン
の一方を表わす割込みコード21を設定し、プロ
グラム割込み新PSW20のアドレス部に設定さ
れているアドレスにより、高速プログラム割込み
ハンドラ25または汎用プログラム割込みハンド
ラ27の一方を選択し起動する。
たとえば高速VMで動作している場合、プログ
ラム割込み新PSWには高速プログラム割込みハ
ンドラ25のアドレスと動作モードが設定されて
おり、プログラム割込みにより、、で示すよ
うに高速プログラム割込みハンドラ25が選択さ
れる。
高速プログラム割込みハンドラ25が選択され
ると、割込みコード21を調べ、特権命令高速シ
ミユレーシヨンか否かのみをチエツクする。特権
命令高速シミユレーシヨンの場合には、直ちに特
権命令高速シミユレーシヨンルーチン26を実行
する。
高速VMにおいて、高速シミユレーシヨンを要
しない特権命令が発行された場合には、特権命令
検出機構16によりプログラム割込み発生機構1
8が起動され、特権命令の汎用シミユレーシヨン
を示す割込みコードが設定される。高速プログラ
ム割込みハンドラ25は、この割込みコードを識
別すると、汎用プログラム割込みハンドラ27へ
制御を渡し、汎用プログラム割込みハンドラ27
は、全てのプログラム割込み原因をチエツクして
から特権命令汎用シミユレーシヨンルーチン28
を起動し、シミユレーシヨンを実行させる。、
、はこの制御の流れを示している。
他方、低速VMにおいては、プログラム割込み
新PSW20のアドレス部には汎用プログラム割
込みハンドラ27のアドレスが設定されているの
で、発行された特権命令が高速処理を要するもの
であるか否かに拘らず、で示すように汎用プロ
グラム割込みハンドラ27が選択さて、特権命令
汎用シミユレーシヨンルーチン28とが動作され
る。
第3図乃至第5図は、上述した実施例システム
の動作例をフローで示したものである。図中、ハ
ードウエアは第1図のCPU中に13乃至18で
示される機構の動作を表わし、CPは22乃至2
8で示されるハンドラあるいはルーチンの動作を
表わしている。
第3図は、外部割込みにより低速VMから高速
VMへ切換えが行なわれ、さらに高速VM下で高
速処理を要する特権命令が発行され、特権命令例
外のプログラム割込みが生じて、高速プログラム
割込みハンドラが選択され、そして特権命令の高
速シミユレーシヨンが実行される手順を示してい
る。
第4図は、高速VM下で高速処理を要しない特
権命令が発行され、汎用プログラム割込みハンド
ラが選択され、そして汎用シミユレーシヨンが実
行される手順を示している。
第5図は、高速VM下で外部割込みによりVM
切換えが行なわれ、低速VMが動作していると
き、高速処理を要する特権命令が発行されたが、
汎用プログラム割込みハンドラが選択され、汎用
シミユレーシヨンが実行される手順を示してい
る。
なお、上述した実施例は、VMが高速VMおよ
び低速VMの2つのみであつたが、任意数のVM
を対象にすることができ、割込みハンドラもそれ
に応じて最適なものを必要数だけ使用することが
できる。
一般に、VM選択処理(デイスパツチ)よりも
プログラム割込みハンドラの動作頻度が大きいこ
とから、特定の条件を前提としたオーバーヘツド
の小さいシミユレーシヨンルーチンの作成が可能
となる。
〔発明の効果〕
本発明によれば、各VMごとに最適な割込みハ
ンドラを準備することにより、オーバーヘツドの
減少を図ることができる。
【図面の簡単な説明】
第1図は本発明の1実施例システムの構成図、
第2図は従来の一般的な割込み処理方式の説明
図、第3図乃至第5図はそれぞれ第1図に示す実
施例システムの動作例のフロー図である。 図中、1はCPU、2はメモリ、13はVM切換
え条件検出機構、14は外部割込み発生機構、1
5は高速処理特権命令検出機構、16は特権命令
検出機構、17および18はプログラム割込み発
生機構、19は外部割込み新PSW、20はプロ
グラム割込み新PSW、21は割込みコード、2
2は外部割込みハンドラ、23はVM選択処理ル
ーチン、24はプログラム割込みハンドラ切換え
処理ルーチン、25は特権命令が高速シミユレー
シヨンを要するものか否かのみをチエツクする高
速プログラム割込みハンドラ、26は特権命令高
速シミユレーシヨンルーチン、27はプログラム
割込み原因すべてをチエツクする汎用プログラム
割込みハンドラ、28は特権命令汎用シミユレー
シヨンルーチンを示す。

Claims (1)

    【特許請求の範囲】
  1. 1 異なる複数の仮想計算機を含む仮想計算機シ
    ステムにおいて、仮想計算機モニタプログラムに
    設けられているところのそれぞれが特定の仮想計
    算機に適合するように構成された複数の割込みハ
    ンドラと、仮想計算機の切替え処理時に新たな仮
    想計算機に対応する割込みハンドラのアドレスと
    動作モードを新PSWに設定する手段とをそなえ、
    仮想計算機ごとに最適の割込みハンドラを選択
    し、割込み処理を行なわせることを特徴とする割
    込み処理方式。
JP12324984A 1984-06-15 1984-06-15 仮想計算機システムにおける割込み処理方式 Granted JPS6116338A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12324984A JPS6116338A (ja) 1984-06-15 1984-06-15 仮想計算機システムにおける割込み処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12324984A JPS6116338A (ja) 1984-06-15 1984-06-15 仮想計算機システムにおける割込み処理方式

Publications (2)

Publication Number Publication Date
JPS6116338A JPS6116338A (ja) 1986-01-24
JPH0416811B2 true JPH0416811B2 (ja) 1992-03-25

Family

ID=14855895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12324984A Granted JPS6116338A (ja) 1984-06-15 1984-06-15 仮想計算機システムにおける割込み処理方式

Country Status (1)

Country Link
JP (1) JPS6116338A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5962199A (ja) * 1982-10-01 1984-04-09 真志田 亨 装飾体の製造法
JPH0711171Y2 (ja) * 1988-06-27 1995-03-15 セイコー電子工業株式会社 外装部品

Also Published As

Publication number Publication date
JPS6116338A (ja) 1986-01-24

Similar Documents

Publication Publication Date Title
US5437033A (en) System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode
CN100470485C (zh) 多操作系统协同工作实现方法
JP2765411B2 (ja) 仮想計算機方式
US5187802A (en) Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention
JPS6258341A (ja) 入出力割込処理方式
EP0943996B1 (en) Processor having real-time execution control for debug functions without a debug monitor
JPH0212553A (ja) 仮想計算機システム
JPH0223431A (ja) 割込み処理システム
JPH0416811B2 (ja)
JPH0668725B2 (ja) データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法
JPH0192843A (ja) データ処理装置
JPS6376028A (ja) 仮想計算機システムにおける命令ステツプ実行制御方式
JPH0433130A (ja) マルチチップ構成方法
JPS61211746A (ja) プログラム実行制御方式
JPH0758470B2 (ja) 仮想計算機の割込み制御方式
JPH07210421A (ja) スレッド環境におけるデバッグ方法
JPS60225944A (ja) 仮想計算機システム
JPH05197408A (ja) 数値制御装置
WO1990013071A1 (en) Programmable controller
JPH0855040A (ja) システム運転方法
JPS6079435A (ja) プログラム処理装置
JPS63742A (ja) パトロ−ルプライオリテイ制御方式
JPS6394339A (ja) 仮想計算機システム
JPS61267137A (ja) 割込み動作制御方式
JPS6325736A (ja) 仮想計算機システムにおける割込み制御方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term