JPS6079435A - プログラム処理装置 - Google Patents
プログラム処理装置Info
- Publication number
- JPS6079435A JPS6079435A JP18820983A JP18820983A JPS6079435A JP S6079435 A JPS6079435 A JP S6079435A JP 18820983 A JP18820983 A JP 18820983A JP 18820983 A JP18820983 A JP 18820983A JP S6079435 A JPS6079435 A JP S6079435A
- Authority
- JP
- Japan
- Prior art keywords
- area
- circuit
- program
- hardware
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の屑する技術分野
本発明は、データ処理装置におけるディスパッチ動作の
処理を行なうプログラム処理装置に関する・ 従来技術 従来、この種のデータ処理装置における、プログラム処
理方式では、ナイスパッチを実行する場合、タスク化さ
れないプログラムがシステムのプログラムの一部として
存在しており、ヨ1ζティパッチ処理プログラム自身が
ナイスパッチの対象となり得る。このため、あるクリテ
ィカル処理、すなわち1割込金量けることが禁止的な処
理の実行時には、その実行中は1割込禁止状態にTるた
々−)に、命令あるいはプログラム状態語により、その
準備をする必要がある。
処理を行なうプログラム処理装置に関する・ 従来技術 従来、この種のデータ処理装置における、プログラム処
理方式では、ナイスパッチを実行する場合、タスク化さ
れないプログラムがシステムのプログラムの一部として
存在しており、ヨ1ζティパッチ処理プログラム自身が
ナイスパッチの対象となり得る。このため、あるクリテ
ィカル処理、すなわち1割込金量けることが禁止的な処
理の実行時には、その実行中は1割込禁止状態にTるた
々−)に、命令あるいはプログラム状態語により、その
準備をする必要がある。
従って、タスク化されないプログラムが存在することに
よりジョグのスケジュールのアルゴリズムが複雑になり
、またクリティカル処理のプログラムは5割込禁止とな
る期間においては、ディスバッチ対象のプログラムであ
りながら、そのプログラムのストールなどを監視する手
段がとれないという欠点がある・ 発明の目的 本発明の目的は上述の欠点を解決し、高速にディスバッ
チ処理ができるようにしたプログラム処理装置を提供す
ることにある。
よりジョグのスケジュールのアルゴリズムが複雑になり
、またクリティカル処理のプログラムは5割込禁止とな
る期間においては、ディスバッチ対象のプログラムであ
りながら、そのプログラムのストールなどを監視する手
段がとれないという欠点がある・ 発明の目的 本発明の目的は上述の欠点を解決し、高速にディスバッ
チ処理ができるようにしたプログラム処理装置を提供す
ることにある。
発明の構成
不発明の装置は命令を記憶領域から順次とフ出して実行
するプログラム処理装置において、記憶領域全プログラ
ム領域とハードウェア領域とに分割しプログラム領域の
プログラム央行中にティスパ、チング要因が発生したこ
とを検出する検出手段と、 この検出手段によるディスパッチング要因検出に!t;
答してディスパッチ動作全実行1°るハードウェア領域
の命令群のアドレスを与える手段と、前記ハードウェア
領域の命令群の実行中表示状態を保持する保持手段と、 この保持手段の状態に従って記憶徂域に対するアクセス
全ハードウェア領域とプログラム領域とに切り換える切
換手段と、 ハードウェアυ命令群芙イーS中6′こ割込み機構會抑
止する抑止手段とを含む・ 発明の実施例 次に不発明について区間を参照して詐細に説明する。
するプログラム処理装置において、記憶領域全プログラ
ム領域とハードウェア領域とに分割しプログラム領域の
プログラム央行中にティスパ、チング要因が発生したこ
とを検出する検出手段と、 この検出手段によるディスパッチング要因検出に!t;
答してディスパッチ動作全実行1°るハードウェア領域
の命令群のアドレスを与える手段と、前記ハードウェア
領域の命令群の実行中表示状態を保持する保持手段と、 この保持手段の状態に従って記憶徂域に対するアクセス
全ハードウェア領域とプログラム領域とに切り換える切
換手段と、 ハードウェアυ命令群芙イーS中6′こ割込み機構會抑
止する抑止手段とを含む・ 発明の実施例 次に不発明について区間を参照して詐細に説明する。
第1図全参照すると、メモリ領域は71−ドウエア領域
とプログラム領域とに区分されている0本実施例におい
ては、一般のプログラムはプログラム領域のなかで実行
されている。
とプログラム領域とに区分されている0本実施例におい
ては、一般のプログラムはプログラム領域のなかで実行
されている。
しかし、フログラム芙イ]中にナイスパラ1要囚を検出
した場合には、第2図に示す機構によりハードウェア領
域に存在する命令群を実行することを可能にし、割込機
1i1を介することなく、プログラム全実行することが
できる。この様子會第21凶全参照しながら説明する。
した場合には、第2図に示す機構によりハードウェア領
域に存在する命令群を実行することを可能にし、割込機
1i1を介することなく、プログラム全実行することが
できる。この様子會第21凶全参照しながら説明する。
第2図全参照すると。
不発明の一実施例であるプログラム処理装置1は、記憶
装置2と信号線1000.1001.1009.101
0で接続されている。塘たプログラム処理装置1は命令
とり出し回路100.アドレス変換回路103゜実行回
路104.モード制御回路101.および割込制御回路
102全備えている。
装置2と信号線1000.1001.1009.101
0で接続されている。塘たプログラム処理装置1は命令
とり出し回路100.アドレス変換回路103゜実行回
路104.モード制御回路101.および割込制御回路
102全備えている。
今、プログラム領域202の一般プログラムが走行して
いたとする。命令とり出し回路100は、命令アドレス
金アドレス変換回路103に送り、順次命令をと9出し
ていく、命令実行中に、例えば実行回路104が、ティ
スバッチ費因を検出すると、信号線1006iブrして
モード制御回路1()1に通知する。通知を受けたモー
ド制御回路101は、ハードウェア領域のプログラムの
アドレスを作成し第3図にボす信号線3001に送出す
るとともに、モードフリップ・フロップ302をセット
して、アドレス変換回路に、先の信号線3001 ’に
介して送出したアドレスから命令をとり出jように、信
号線3002に介して指示を与える。第2図では、信号
線3001および3002 はまとめて、信号線100
5により示している。ハードウェア領域のティスパッチ
処即命令群の実行が終了したことは、実行回路104に
より検出され% ’IB−号線1006を弁じてモード
制御回路101にノ坦知される。この通知によりモード
・ノリツブフロップ302をリセットしてティスパッチ
動作゛r終了する。またハードウェア領域の命令の94
行は、ディスバッチ処理であるので割込機構が抑止され
ている↓9に見える必要がある(つまりハードウェア領
域の命令の切れ目が見えてはいけない)。従って信号番
号1007に弁してモードフリップフロップ302が6
オン”の間は%動込を発生しないよう割込制御回路10
2に通知し割込機47M k抑止している。
いたとする。命令とり出し回路100は、命令アドレス
金アドレス変換回路103に送り、順次命令をと9出し
ていく、命令実行中に、例えば実行回路104が、ティ
スバッチ費因を検出すると、信号線1006iブrして
モード制御回路1()1に通知する。通知を受けたモー
ド制御回路101は、ハードウェア領域のプログラムの
アドレスを作成し第3図にボす信号線3001に送出す
るとともに、モードフリップ・フロップ302をセット
して、アドレス変換回路に、先の信号線3001 ’に
介して送出したアドレスから命令をとり出jように、信
号線3002に介して指示を与える。第2図では、信号
線3001および3002 はまとめて、信号線100
5により示している。ハードウェア領域のティスパッチ
処即命令群の実行が終了したことは、実行回路104に
より検出され% ’IB−号線1006を弁じてモード
制御回路101にノ坦知される。この通知によりモード
・ノリツブフロップ302をリセットしてティスパッチ
動作゛r終了する。またハードウェア領域の命令の94
行は、ディスバッチ処理であるので割込機構が抑止され
ている↓9に見える必要がある(つまりハードウェア領
域の命令の切れ目が見えてはいけない)。従って信号番
号1007に弁してモードフリップフロップ302が6
オン”の間は%動込を発生しないよう割込制御回路10
2に通知し割込機47M k抑止している。
この様子は第3図においてモードフリップ70゜プ30
2の出力でを込要因全ゲート306で抑止することによ
り笑現し・tiする。この実施例ではモード7リツプ7
0ツグを設けているが、他の状態全保持する手段も考え
られる。
2の出力でを込要因全ゲート306で抑止することによ
り笑現し・tiする。この実施例ではモード7リツプ7
0ツグを設けているが、他の状態全保持する手段も考え
られる。
発明の効果
本発明にはディスパッチ要因を検出しその処理業プログ
ラム領域のプログラムからハードウェア領域の命令群に
移すことを口J能なように構成することにより、ティス
バ、チ処理のオーバヘッドを軽減できるという効果があ
る。
ラム領域のプログラムからハードウェア領域の命令群に
移すことを口J能なように構成することにより、ティス
バ、チ処理のオーバヘッドを軽減できるという効果があ
る。
第1図は、メモリ領域の分割を示す図、第2図は、不発
明の一実施例葡示す図および第3図は。 本発明の一実施例を部分的に示す図である。 第1図から第3図において、1・・・ テータ処理’H
42・−・・−記憶装置、100 ・・・・命令と9出
し回路、101・・・・・モード制御回路、102・・
・・割込制御回路、103・・・・・・アドレス変換回
路、104・・ ・実行回路、302,303・・・・
・・フリップ・フ第 1 図 単 2 図X φ ノ[り 奉3 図
明の一実施例葡示す図および第3図は。 本発明の一実施例を部分的に示す図である。 第1図から第3図において、1・・・ テータ処理’H
42・−・・−記憶装置、100 ・・・・命令と9出
し回路、101・・・・・モード制御回路、102・・
・・割込制御回路、103・・・・・・アドレス変換回
路、104・・ ・実行回路、302,303・・・・
・・フリップ・フ第 1 図 単 2 図X φ ノ[り 奉3 図
Claims (1)
- 【特許請求の範囲】 命令を記憶領域から順次とり出して実行するプログラム
処理装置において、 記憶領域を、プログラム領域とハードウェア領域とに分
割しプログラム領域のプログラム全実行中にティスバッ
チング要因が発生したことを検出する検出手段と、 この検出手段によるディスパッチング要因検出に応答し
てナイスパッチ動作全実行するノ・−ドウエア領域の命
令群のアドレスを与える手段と。 前記ハードウェア領域の命令群の実行中表示状態を保持
する保持手段と。 この保持手段の状態に従って記憶領域に対するアクセス
をハードウェア領域とプログラム領域とに切り換える切
換手段と。 前記ハードウェアの命令群実行中に割り込み機構を抑止
する抑止手段とを含むこと金時1政とするプログラム処
理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18820983A JPS6079435A (ja) | 1983-10-07 | 1983-10-07 | プログラム処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18820983A JPS6079435A (ja) | 1983-10-07 | 1983-10-07 | プログラム処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6079435A true JPS6079435A (ja) | 1985-05-07 |
Family
ID=16219672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18820983A Pending JPS6079435A (ja) | 1983-10-07 | 1983-10-07 | プログラム処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6079435A (ja) |
-
1983
- 1983-10-07 JP JP18820983A patent/JPS6079435A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10949249B2 (en) | Task processor | |
JP2743233B2 (ja) | マイクロプロセッサ装置及び自動化停止状態再始動を実行させる方法 | |
US20210334125A1 (en) | Method and Apparatus for Resuming Running of Application, and Computer | |
US20210334228A1 (en) | Managing network interface controller-generated interrupts | |
US10949243B2 (en) | Reducing IPI overhead with CPU overcommit support via IPI broadcast | |
JPS6079435A (ja) | プログラム処理装置 | |
JPS6290728A (ja) | 割込処理方法 | |
JPH0192843A (ja) | データ処理装置 | |
JPH0416811B2 (ja) | ||
JPS6112580B2 (ja) | ||
JP2019114097A (ja) | 半導体装置 | |
JP2004013240A (ja) | 計算機システム | |
JP2761324B2 (ja) | 高速演算処理方式 | |
JPS5972506A (ja) | シ−ケンス制御装置 | |
JPH053016B2 (ja) | ||
JPH02244345A (ja) | 情報処理装置 | |
WO1990013071A1 (en) | Programmable controller | |
JPS61267137A (ja) | 割込み動作制御方式 | |
JPH0314146A (ja) | 高速アドレス変換機構制御方式 | |
JPS6320633A (ja) | 情報処理装置 | |
JPH04239924A (ja) | 障害処理方式 | |
JPH03255528A (ja) | マイクロプログラム制御装置 | |
JPS62279430A (ja) | 情報処理装置 | |
JPH06324897A (ja) | 論理装置のエラー回復方式 | |
JPS6265134A (ja) | 割込み処理方式 |