JPH0520224A - マイクロコンピユータ - Google Patents
マイクロコンピユータInfo
- Publication number
- JPH0520224A JPH0520224A JP3176403A JP17640391A JPH0520224A JP H0520224 A JPH0520224 A JP H0520224A JP 3176403 A JP3176403 A JP 3176403A JP 17640391 A JP17640391 A JP 17640391A JP H0520224 A JPH0520224 A JP H0520224A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- circuit
- microcomputer
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】書き込み命令を実行したタイミングで、出力端
子にデータが正しく出力されているかを検出して、シス
テムの暴走を防ぐ機能を有するマイクロコンピュータを
提供することにある。 【構成】外部にデータを出力する出力回路１の他に、書
き込み命令により出力回路１に書き込まれたデータと、
そのデータを出力する出力端子４とを、書き込み命令を
実行したタイミングで比較する比較回路６と、この比較
回路６の出力信号を入力とする割り込み制御回路７とを
有している。 【効果】出力端子が壊れ正しくデータを出力できない場
合、比較回路から割り込み要求信号が出力され、割り込
み制御回路により割り込みが発生する。したがって、割
り込み処理のプログラムで暴走対策を行うことにより、
システムの異常動作を防ぐことができる。
子にデータが正しく出力されているかを検出して、シス
テムの暴走を防ぐ機能を有するマイクロコンピュータを
提供することにある。 【構成】外部にデータを出力する出力回路１の他に、書
き込み命令により出力回路１に書き込まれたデータと、
そのデータを出力する出力端子４とを、書き込み命令を
実行したタイミングで比較する比較回路６と、この比較
回路６の出力信号を入力とする割り込み制御回路７とを
有している。 【効果】出力端子が壊れ正しくデータを出力できない場
合、比較回路から割り込み要求信号が出力され、割り込
み制御回路により割り込みが発生する。したがって、割
り込み処理のプログラムで暴走対策を行うことにより、
システムの異常動作を防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
に関し、特に外部にデータを出力する出力回路の機能に
関する。
に関し、特に外部にデータを出力する出力回路の機能に
関する。
【０００２】
【従来の技術】従来の技術としては、図２に示すような
出力回路を有するマイクロコンピュータがある。プログ
ラム（以下、書き込み命令と記す）により出力回路にデ
ータを書き込むと、出力回路は次の書き込み命令が実行
されるまで同じデータを出力端子に出力し続ける。
出力回路を有するマイクロコンピュータがある。プログ
ラム（以下、書き込み命令と記す）により出力回路にデ
ータを書き込むと、出力回路は次の書き込み命令が実行
されるまで同じデータを出力端子に出力し続ける。
【０００３】
【発明が解決しようとする課題】上述した従来の出力回
路では、出力端子が外来のサージなどの影響を受けて壊
れ、正しくデータを出力できない場合、書き込み命令を
実行したタイミングでは、その状態を検出することはで
きないため、システムの正常動作を妨げるという欠点が
ある。
路では、出力端子が外来のサージなどの影響を受けて壊
れ、正しくデータを出力できない場合、書き込み命令を
実行したタイミングでは、その状態を検出することはで
きないため、システムの正常動作を妨げるという欠点が
ある。
【０００４】本発明の目的は、書き込み命令を実行した
タイミングで、出力端子にデータが正しく出力されてい
るかを検出して、システムの暴走を防ぐ機能を有するマ
イクロコンピュータを提供することにある。
タイミングで、出力端子にデータが正しく出力されてい
るかを検出して、システムの暴走を防ぐ機能を有するマ
イクロコンピュータを提供することにある。
【０００５】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、外部にデータを出力する出力回路の他に、書
き込み命令により出力回路に書き込まれたデータと、そ
のデータを出力する出力端子とを、書き込み命令を実行
したタイミングで比較する比較回路と、この比較回路の
出力信号を入力とする割り込み制御回路とを有してい
る。
ュータは、外部にデータを出力する出力回路の他に、書
き込み命令により出力回路に書き込まれたデータと、そ
のデータを出力する出力端子とを、書き込み命令を実行
したタイミングで比較する比較回路と、この比較回路の
出力信号を入力とする割り込み制御回路とを有してい
る。
【０００６】したがって、出力端子のデータがサージな
どの影響で壊れて変化しても、この比較回路と割り込み
制御回路により、システムの暴走を防ぐことが可能であ
る。
どの影響で壊れて変化しても、この比較回路と割り込み
制御回路により、システムの暴走を防ぐことが可能であ
る。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００８】図１は、本発明の回路ブロック図である。
この実施例のマイクロコンピュータの出力回路１の出力
部は、ｐｕｓｈ−ｐｕｌｌ構造である。また、出力ラッ
チ２と、この出力ラッチ２のデータと出力端子４のデー
タを、書き込み信号１０が有効の間に比較して異なって
いれば、割り込み制御回路７に割り込み要求信号８を出
力する比較回路６とを含んで構成される。
この実施例のマイクロコンピュータの出力回路１の出力
部は、ｐｕｓｈ−ｐｕｌｌ構造である。また、出力ラッ
チ２と、この出力ラッチ２のデータと出力端子４のデー
タを、書き込み信号１０が有効の間に比較して異なって
いれば、割り込み制御回路７に割り込み要求信号８を出
力する比較回路６とを含んで構成される。
【０００９】書き込み命令を実行すると、書き込み信号
２５が有効となり、内部データバス９より出力ラッチ２
にデータが書き込まれる。この時、比較回路６が選択さ
れて、出力ラッチ２のデータと出力端子４のデータが比
較される。
２５が有効となり、内部データバス９より出力ラッチ２
にデータが書き込まれる。この時、比較回路６が選択さ
れて、出力ラッチ２のデータと出力端子４のデータが比
較される。
【００１０】比較された結果、出力端子４と出力ラッチ
２のデータが異なっていると、割り込み制御回路７に割
り込み要求信号８を出力する。
２のデータが異なっていると、割り込み制御回路７に割
り込み要求信号８を出力する。
【００１１】
【発明の効果】以上説明したように本発明のマイクロコ
ンピュータは、外来のサージなどの影響を受けて出力端
子が壊れ正しくデータを出力できない場合、書き込み命
令を実行したタイミングで、比較回路から割り込み要求
信号が出力され、割り込み制御回路により割り込みが発
生する。したがって、割り込み処理のプログラムで暴走
対策を行うことにより、システムの異常動作を防ぐこと
ができる。
ンピュータは、外来のサージなどの影響を受けて出力端
子が壊れ正しくデータを出力できない場合、書き込み命
令を実行したタイミングで、比較回路から割り込み要求
信号が出力され、割り込み制御回路により割り込みが発
生する。したがって、割り込み処理のプログラムで暴走
対策を行うことにより、システムの異常動作を防ぐこと
ができる。
【図１】本発明の一実施例の要部のブロック図である。
【図２】従来例を示すブロック図である。
１ 出力回路 ２ 出力ラッチ ３ インバータ回路 ４ 出力端子 ５ バッファ回路 ６ 比較回路 ７ 割り込み制御回路 ８ 割り込み要求信号 ９ 内部データバス １０ 書き込み信号 １１ Ｎｃｈ−ＭＯＳトランジスタ １２ Ｐｃｈ−ＭＯＳトランジスタ １３ ＶDD １４ ＶSS
Claims (1)
- 【特許請求の範囲】 【請求項１】 プログラム（書き込み命令）の実行によ
り、データを書き込み、外部にそのデータを出力する出
力回路を有するマイクロコンピュータにおいて、前記出
力回路に書き込まれたデータと、そのデータを出力する
出力端子からのデータとを、前記出力回路に書き込み命
令を実行しているタイミングで比較する比較回路と、前
記比較回路の出力信号を入力とする割り込み制御回路と
を有することを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176403A JPH0520224A (ja) | 1991-07-17 | 1991-07-17 | マイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176403A JPH0520224A (ja) | 1991-07-17 | 1991-07-17 | マイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520224A true JPH0520224A (ja) | 1993-01-29 |
Family
ID=16013068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3176403A Pending JPH0520224A (ja) | 1991-07-17 | 1991-07-17 | マイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520224A (ja) |
-
1991
- 1991-07-17 JP JP3176403A patent/JPH0520224A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940011670B1 (ko) | 인터럽트 컨트롤러 | |
| EP0316904A2 (en) | Arithmetic processor performing mask and trap operations for exceptions | |
| JPH0520224A (ja) | マイクロコンピユータ | |
| JPH0485630A (ja) | 割込み制御装置 | |
| JPH04253244A (ja) | プログラム暴走時のメモリ内データ保護回路 | |
| JPH06274462A (ja) | 共有メモリの非同期書込み方式 | |
| JP2847741B2 (ja) | マイクロコンピュータ | |
| JPH10143462A (ja) | マイクロコンピュータ | |
| US5007056A (en) | Processing circuit having an error detecting and correcting circuit therein | |
| JPH01177117A (ja) | マイクロコンピュータ | |
| JPH06175888A (ja) | 異常アクセス検出回路 | |
| JPH02278446A (ja) | メモリアクセス制御回路 | |
| JPH0744399A (ja) | 割込制御回路 | |
| JPH04107659A (ja) | メモリへのデータ誤書込み防止回路 | |
| JPH0612292A (ja) | マイクロコンピュータ | |
| JPH0676083A (ja) | タイマ回路 | |
| JPH04337882A (ja) | 出力ポート | |
| JPH0573352A (ja) | 情報処理装置 | |
| JPS61281342A (ja) | プログラムの暴走防止装置 | |
| JP2001101019A (ja) | レジスタ保護回路 | |
| JPH0378846A (ja) | メモリーの誤書込み防止回路 | |
| JPH04372038A (ja) | コンピュータシステム | |
| JPH01291365A (ja) | ディジタル信号処理回路 | |
| JP2004164509A (ja) | 誤書き込み防止回路および方法 | |
| JPH01189749A (ja) | 割込み制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020521 |