JPH0573352A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH0573352A
JPH0573352A JP3157294A JP15729491A JPH0573352A JP H0573352 A JPH0573352 A JP H0573352A JP 3157294 A JP3157294 A JP 3157294A JP 15729491 A JP15729491 A JP 15729491A JP H0573352 A JPH0573352 A JP H0573352A
Authority
JP
Japan
Prior art keywords
data
bus
error
register
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3157294A
Other languages
English (en)
Other versions
JP2704062B2 (ja
Inventor
Yoshinori Eda
由則 江田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP3157294A priority Critical patent/JP2704062B2/ja
Publication of JPH0573352A publication Critical patent/JPH0573352A/ja
Application granted granted Critical
Publication of JP2704062B2 publication Critical patent/JP2704062B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 複数ＬＳＩのうちから障害を発生したＬＳＩ
を容易に指摘する。 【構成】 双方向のデータバスａと、データバスとのデ
ータの入出力を制御する入出力制御回路１６およびデー
タバスからの入力データをチェックするデータチェック
回路１５をそれぞれ含み、データバスにより相互に接続
される複数のＬＳＩ１１，１２，１３，１４と、データ
チェック回路で検出したエラーを複数のＬＳＩ対応に保
持するエラーレジスタ１７と、各ＬＳＩがデータバスか
らデータを入力しているか又はデータを出力しているか
を各ＬＳＩ対応に格納しエラーレジスタにエラーが登録
されると値を保持するバスエミッションレジスタ１８と
を有していることを特徴とする情報処理装置。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は情報処理装置、特に複数
個のＬＳＩがデータバスで接続された情報処理装置に関
する。
【０００２】
【従来の技術】従来、この種の情報処理装置は双方向の
データバスと、データバスの入出力制御回路およびデー
タチェック回路を含みデータバスにより相互に接続され
る複数のＬＳＩと、各ＬＳＩのデータチェック回路で検
出されるエラーを保持するエラーレジスタから構成され
ていた。
【０００３】
【発明が解決しようとする課題】上述した従来の情報処
理装置では、データチェック回路でエラーを検出した時
に、エラーレジスタを見ればエラーを検出したＬＳＩは
わかるが、エラーの原因であるＬＳＩを指摘するのは困
難であるという欠点がある。
【０００４】
【課題を解決するための手段】本発明の情報処理装置
は、双方向のデータバスと、データバスとのデータの入
出力を制御する入出力制御回路およびデータバスからの
入力データをチェックするデータチェック回路をそれぞ
れが含み、データバスにより相互に接続される複数のＬ
ＳＩと、データチェック回路で検出したエラーを複数の
ＬＳＩ対応に保持するエラーレジスタと、各ＬＳＩがデ
ータバスからデータを入力しているのか又はデータを出
力しているのかを各ＬＳＩ対応に格納しエラーレジスタ
にエラーが登録されると値を保持するバスエミッション
レジスタとを有している。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
【０００６】図１は本発明の一実施例のブロック図であ
り、４個のＬＳＩ１１，１２，１３および１４は双方向
のデータバスａにより相互に接続されている。
【０００７】４個のＬＳＩ１１，１２，１３，１４それ
ぞれは、データバスａからの入力データのエラーを検出
するデータチェック回路１５と、データバスａへデータ
を出力するかどうかを制御する入出力制御回路１６とを
有している。
【０００８】エラーレジスタ１７は４個のＬＳＩのエラ
ー信号ｂ，ｃ，ｄ，ｅを入力とする４ビットのレジスタ
でエラーが発生するとエラー情報を保持してレジスタの
更新を抑止する。
【０００９】バスエミッションレジスタ１８は４個のＬ
ＳＩの各入出力制御回路１６から出力されるバス出力許
可信号ｆ，ｇ，ｈ，ｉを入力とする４ビットのレジスタ
でデータバスａにデータを出力しているＬＳＩを示し、
エラーレジスタ１７にエラーが登録されるとレジスタの
更新を抑止する。
【００１０】エラーが検出された時、エラーレジスタ１
７とバスエミッションレジスタ１８をチェックすること
により、障害を発生したＬＳＩを指摘する。バスエミッ
ションレジスタ１８は１個のＬＳＩがデータバス９へデ
ータを出力していたことを示していて、エラーレジスタ
１７に複数個のＬＳＩでエラーが検出されている場合
は、データバスａへ出力していたＬＳＩが障害を発生し
たＬＳＩと考えられる。
【００１１】
【発明の効果】以上説明したように本発明は、データバ
スにより接続された複数のＬＳＩのデータバス出力許可
情報を格納するバスエミッションレジスタを設けたこと
により、データバスのエラー検出時に障害が発生したＬ
ＳＩを容易に指摘できる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【符号の説明】
１１，１２，１３，１４ ＬＳＩ １５ データチェック回路 １６ 入出力制御回路 １７ エラーレジスタ １８ バスエミッションレジスタ ａ データバス

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 双方向のデータバスと、 前記データバスとのデータの入出力を制御する入出力制
    御回路および前記データバスからの入力データをチェッ
    クするデータチェック回路をそれぞれが含み、前記デー
    タバスにより相互に接続される複数のＬＳＩと、 前記データチェック回路で検出したエラーを前記複数の
    ＬＳＩ対応に保持するエラーレジスタと、 前記複数のＬＳＩが前記データバスからデータを入力し
    ているのか又はデータを出力しているのかを各ＬＳＩ毎
    に格納し、前記エラーレジスタにエラーが登録される
    と、値を保持するバスエミッションレジスタとを有する
    ことを特徴とする情報処理装置。
JP3157294A 1991-06-28 1991-06-28 情報処理装置 Expired - Lifetime JP2704062B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3157294A JP2704062B2 (ja) 1991-06-28 1991-06-28 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3157294A JP2704062B2 (ja) 1991-06-28 1991-06-28 情報処理装置

Publications (2)

Publication Number Publication Date
JPH0573352A true JPH0573352A (ja) 1993-03-26
JP2704062B2 JP2704062B2 (ja) 1998-01-26

Family

ID=15646520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3157294A Expired - Lifetime JP2704062B2 (ja) 1991-06-28 1991-06-28 情報処理装置

Country Status (1)

Country Link
JP (1) JP2704062B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442069C (zh) * 2005-12-08 2008-12-10 上海华虹Nec电子有限公司 同步通讯芯片进行多芯片并行测试的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442069C (zh) * 2005-12-08 2008-12-10 上海华虹Nec电子有限公司 同步通讯芯片进行多芯片并行测试的方法

Also Published As

Publication number Publication date
JP2704062B2 (ja) 1998-01-26

Similar Documents

Publication Publication Date Title
JPH06325595A (ja) 誤り訂正回路付きｐｒｏｍ装置
JPH0573352A (ja) 情報処理装置
JPS6235144B2 (ja)
JPS62293441A (ja) デ−タ出力方式
JPH07200419A (ja) バスインタフェース装置
US5144628A (en) Microprogram controller in data processing apparatus
JP2847741B2 (ja) マイクロコンピュータ
JPH0638239B2 (ja) 誤り訂正機構
JP2609768B2 (ja) 制御情報読出しデータの誤り検出方式
JPS63115240A (ja) 障害検出方式
JPH01121931A (ja) 版数整合検査装置
JPH03296146A (ja) プログラム開発支援装置
JPH04369711A (ja) 電子ディスクサブシステム
JPS636642A (ja) カ−ド実装状態検出装置
JPS6314244A (ja) エラ−処理回路
JPS63298458A (ja) デ−タ転送回路
JPH01233642A (ja) メモリプリント板
JPH05257822A (ja) データバッファ
JPH04304541A (ja) バスインタフェース回路
JPS61228534A (ja) パリテイチエツク回路の動作制御方式
JPH0683905A (ja) 等価信号検出方式
JPS59178545A (ja) エラ−検出方式
JPH05241968A (ja) レジスタ装置
JPH02244339A (ja) 障害解析回路
JPS63211053A (ja) 接続回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970902