JPS6314244A - エラ−処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエラー処理回路に関し、特に、パリティ付デー
タを扱うデータ処理回路のエラー処理回路に関する。

〔従来の技術〕

従来のこの種のエラー処理回路では、パリティエラーが
検出された場合、データの部分でエラーが検出されたの
か、パリティの部分でエラーが検出されたのか識別する
ようになっていないので、ハリティの部分のみでエラー
が起き、データでエラーが起きなかった場合にでもシス
テムをダウンさせるための信号を発生するか、または命
令の再実行が可能な場合には命令ＩＪ　トライなどを行
なうための信号を発生するようＫしている。

〔発明が解決しようとする問題点〕

上述した従来構成においては、データの部分は正常で、
パリティの部分で、エラーが起きている場合でもこのエ
ラー処理回路を含むシステムは、システムダウン又は、
命令リトライなどをするため、システムの信頼性が落ち
るという欠点がある。

〔問題点を解決するための手段〕

本発明の回路はそれぞれが一組の入力データを保持する
データレジスタと、 上記入力データに付されたパリティを保持する組対応の
パリティレジスタと、 データレジスタの出力によシハリティを作成する組対応
のパリティ作成回路と、 チェック回路と、 入力データに付されたすべてのパリティおよびすべての
パリティレジスタの出力によジパリティチェックを行な
う統合パリティチェック回路と、個別パリティチェック
回路お↓び統合パリティチェック回路の各出力によりデ
ータレジスタの出力にエラーが発生した可能性を検出す
るとシステムにデータエラー報告を行々いまたパリティ
レジスタの出力にエラーを検出したときには対応する組
にパリティエラー報告を行なうエラー報告回路と、 パリティエラー報告の有無に応じてパリティ作成回路と
パリティレジスタの各出力を切番えて出力する組対応の
パリティ選択回路 と含有すること全特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は、本発明の一実施例を示すブロック図である。

第１図において、１と２はそれぞれデータを保持するデ
ータレジスタであり、３．４はそれぞれデータレジスタ
１，２に格納されるデータに付されたパリティを保持す
るパリティレジスタでちゃ、５はパリティ処理レジスタ
でパリティレジスタ３．４に保持されているパリティの
排他的論理和を実行しその結果を保持している。

また、６，７はそれぞれデータレジスタ１．２の出力か
らパリティを作成するパリティ作成回路であり、８，９
はそれぞれデータレジスタ１，２とパリティレジスタ３
．４の出力によりパリティチェック回路であり、１０は
パリティ　レジスタ３．４とパリティ処理レジスタ５の
パリティチェ、りを行なうパリティチェック回路である
。

さらに、１３は、パリティチェック回路８，９および１
０の各出力を入力し、データレジスタ１゜２に対してパ
リティエラーが起こったかパリテイレジスタ３，４に対
してパリティエラーが起こったかを判定し、データでエ
ラーが起こった場合はシステムに報告し、パリティでエ
ラーが起こった場合は、パリティ選択回路１１および１
２にパリティで工２−が起こったことを報告するエラー
報告回路である。パリティ選択回路１１と１２はそれぞ
れ、パリティ作成回路６．７の出力とパリティレジスタ
３，４の出力を入力し、エラー報告回路１３から、パリ
ティでエラーが起こったか否かの報告を受け、パリティ
でエラーが起こった場合にはパリティ作成回路６，７の
出力を選択し、パリティでエラーが起こっていない場合
にはパリティレジスタ３，４の出力を選択するパリティ
選択回路である。

データレジスタ１とパリティレジスタ３の出力がそれぞ
れ信号線１４と１６を介して、パリティチェック回路８
に入力し、またデータレジスタ２とパリティレジスタ４
の出力がそれぞれ信号線１５と１７を介してパリティチ
ェック回路９に入力してパリティチェックされる。パリ
ティチェック回路８と９の出力は、それぞれ信号線２１
．２２を介してエラー報告回路１３に入力している。

パリティ処理レジスタ５には信号線３０．３１ヲ介シて
パリティレジスタ３，４に入力するパリティの排他的論
理和か入力しパリテイレジスタ３．４の出力とパリティ
処理レジスタ５の出力は、それぞれ信号ｉ１６，１７，
１８ｔ−介して、パリティチェック回路１０に入力して
パリティチェックされ、その出力はエラー報告回路１３
に信号線２３を介して入力する。

データレジスタ１，２の出力は、パリティ作成回路６．
７にも入力して、パリティを作成するのに使用され、そ
の出力は、それぞれパリティ選択回路１１．１２に入力
される。またパリテイレジスタ３，４の出力も信号線１
６．１７を介してそれぞれ、パリティ選択回路１１．１
２に入力する。

第１表はパリティチェック結果金示すケース１からケー
ス８ごとにパリティ選択回路１１．１２とエラー報告回
路１３の動作を示すものでりる。

エラー報告回路１３においては、パリティチェック回路
８または９でエラーが検出され、パリティチェック回路
１０でエラー検出がされない場合（ケース３とケース５
）Ｋは、データでエラーが起こったことを、信号線２６
を介してシステムに報告し、パリティチェック回路８ま
たは９で、エラーが検出され、パリティチェック回路１
０でエラーが検出された場合（ケース４とケース６）に
は、パリティでエラーが起こったことを、信号線２７を
介してパリティ選択回路１１．１２に報告する。

パリティ選択回路１１．１２は、エラー報告回路１３か
らパリティでエラーが検出されたか否かの報告を受け、
パリティでエラーが検出された場合にはパリティ作成回
路６，７からの出力を選択し、またパリティでエラーが
検出されない場合にはパリティレジスタ３，４の出力を
それぞれ選択して出力する。

なおケース１はいずれの回路においてもエラーが検出さ
れなかった場合、ケース２ｉ−１，パリティ処理レジス
タ５またはパリティチェック回路１０にエラーが発生し
た場合、ケース７はパリティチェック回路８と９の両方
でエラーが発生した場合およびケース８はエラー発生箇
所が定まらない場合であり、ケース８においてはデータ
にエラーが発生している可能性もあるため、システムに
報告するようにしている。

〔発明の効果〕

以上説明したように、本発明は、データのパリティに対
してハリティをつけ、パリティチェッの際、データに対
して、エラーが起こったのか、データのパリティに対し
てエラーが起こったのかを区別し、データのパリティに
対してエラーが起こった場合にはシステムに対してエラ
ー全報告せず、データのパリティのかわりにデータから
作成したパリティを用い、データに対してエラーが起こ
った可能性がある時にのみシステムにエラーを報告する
ことにより、本エラー処理回路を含むシステムのダワン
又は、リトライの回数を減らし、システムの信頼性を高
める効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 １．２・・・・・・データレジスタ、３，４・・・・・
・パリティレジスタ、５・・・・・・パリティ処理レジ
スタ、６゜７・・・・・・ハリティ作成回路、８，９，
１０・・・・・・パリティチェック回路、１１．１２・
・・・・・パリティ選択回路、１３・・・・・・エラー
報告回路。 代理人　弁理士　　内　原　　　晋 ＼＼−一・

Claims (1)

1. 【特許請求の範囲】 それぞれが一組の入力データを保持するデータレジスタ
   と、 前記入力データに付されたパリテイを保持する前記組対
   応のパリテイレジスタと、 前記データレジスタの出力によりパリテイを作成する前
   記組対応のパリテイ作成回路と、 同じ組の前記データレジスタと前記パリティレジスタの
   各出力によりパリテイチェックを行なう個別パリテイチ
   ェック回路と、 前記入力データに付されたすべてのパリテイおよびすべ
   ての前記パリティレジスタの出力によりパリテイチェッ
   クを行なう統合パリテイチェック回路と、 前記個別パリテイチェック回路および前記統合パリテイ
   チェック回路の各出力により前記データレジスタの出力
   にエラーが発生した可能性を検出するとシステムデータ
   エラー報告を行ないまた前記パリテイレジスタの出力に
   エラーを検出したときには対応する組にパリテイエラー
   報告を行なうエラー報告回路と、 前記パリテイエラー報告の有無に応じて前記パリテイ作
   成回路と前記パリテイレジスタの各出力を切替えて出力
   する前記組対応のパリテイ選択回路 とを有することを特徴とするエラー処理回路。