JPS61228366A - Ｌｓｉの誤動作チエツク方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＬＳＩに含まれる論理回路群のチェック対象
論理回路とチェック回路自身との誤動作のチェック方法
に関する。

（従来の技術） 集積度が犬きくなるのに伴って多″くの論理回路が集積
回路内に実装されるので、回路の信頼度、あるいは故障
解析の容易さが問題になってくる。

このため論理回路のチェックが必要となり、チェック回
路が付加されるように構成されている。

（発明が解決しようとする問題点） 上述した従来の技術では、集積度の関係で多くの論理回
路を実装するために、付加機能であるチェック回路を削
除しなければならないことが多く、製造上の歩どまり向
上を考慮して二重化した同一の論理回路構成を採用する
ケースは少ない。さらに、チェック回路が付加された場
合でも、擬障発生回路が付加されていないか、あるいは
付加されていてもチェック回路のみによる擬障発生方式
が採石さ糺てきた。　　　　　　　　　　　　一方、シ
フト動作によって擬障を発生させる方式もあるが、これ
はシフト動作によシチェック対よ、□。工、２□１うイ
、デー、オ植込む房式であるが、時間がかかるという欠
点があった。

本発明の目的は、チェック対象論理回−と付加されたチ
ェック回路から構成される論理回路部の障害を切分ける
ために強制的に擬似障害の発生指示が可能な複数の入力
端子を備えることにより上記欠点を解決し、障害を容易
に診断できるように構成したＬＳＩの誤動作チェック方
式を提供することにある。

（問題点を解決するための手段） 本発明によるＬＳＩの誤動作チェック方式は一対の論理
回路と、一対のチェック回路と、一対のセレクタ回路と
を具備して構成したものである。

一対の論理回路は強制的な擬似障害の発生を指示でき、
それぞれ一対のレジスタを含む二重化されたものである
。

一対のチェック回路は、一対のレジスタ回路を含む二重
化された一対の論理回路をチェックするための二重化さ
れたものである。

一対のセレクタ回路は、二重化された一対の論理回路を
切分けることができる二重化されたものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は本発明によるＬＳＩの誤動作チェック方式の一
実施例を示す基本的なブロック図である。

第１図において、１は第１のレジスタ回路、２は第１の
レジスタ回路１と同一構成の第２のレジスタ回路、３は
第１のＥＸＯＲ回路、４は第１のＥＸＯＲ回路３と同一
構成の第２のＥＸＯＲ回路、５は第１のチェック回路、
６は第１のチェック回路５と同一構成の第２のチェック
回路、Ｔは第１のセレクタ回路、８は第１のセレクタ回
路７と同一構成の第２のセレクタ回路である。

第１図において、信号線１０１上のデータ入力信号は第
１のレジスタ回路１と第２のレジスタ回路２とに入力さ
れ、信号線１０２上のパリティ入力信号は第１０ＥＸＯ
Ｒ回路３と第２のＥＸＯＲ回路４とに入力され、第１の
入力端子９から信号線１０３に送出された第１の擬障指
示許可信号は第１のＥＸＯＲ回路３と第２のＥＸＯＲ回
路４とに入力され、第２の入力端子１０から信号線１０
４に送出された擬障指示許可信号は第１のチェック回路
５と第２のチェック回路６とに入力さ　・れ、第１のＥ
ＸＯＲ回路３の出力は信号線１０６を介して第１のレジ
スタ回路１に入力され、第２０ＥＸＯＲ回路４の出力は
信号線１０７を介して第２のレジスタ回路２に入力され
、第３の入力端子１１から信号線１０５へのセレクト信
号は第１のセレクタ回路Ｔと第２のセレクタ回路８とに
入力され、第１のレジスタ回路１の出力は信号線１０８
を介して第１のチェック回路５と第１のセレクタ回路７
とに入力され、第２のレジスタ回路２の出力は信号線１
０９を介して第２のチェック回路６と第１のセレクタ回
路７とに入力され、第１のチェック回路５の出力は信号
線１１０を介して第２のセレクタ回路８に入力され、第
２のチェック回路６の出力は信号線１１１を介して第２
９セＶクタ回路８に入力され、第１のセレクタ回路Ｔの
出力は信号線１１２を介して次段の回路へ送出され、第
２のセレクタ回路８の出力は信号線１１３を介してエラ
ー報告信号として次段の回路へ送出される。

通常の動作時には、信号線１０３上の第１の擬障指示許
可信号の状態は”０”のままであるので、第１のＥＸＯ
Ｒ回路３および第２０ＥＸＯＲ回路る信号、および第２
０ＥＸＯＲ回路４から信号線１０７へ出力される信号に
出力され、第１のレジスタ回路１および第２のレジスタ
回路２に入力される。

また、信号′！ｇ１０４上の第２の擬障指示許可信号の
状態も″Ｏ′であるので、第１のレジスタ回路、１から
信号線１０８上への出力信号および第２のレジスタ回路
２から信号線１０９上への出力信号が、それぞれ第１お
よび第２のチェック回路５．６に入力され、通常のチェ
ック動作が行われる。

このときにエラーがあれば、第１のチェック回路５の出
力信号線１１０および第２のチェック回路６の出力信号
線１１１の状態がいずれも１１＃となって、エラー信号
が第２のセレクタ回路８に送出される。ここで、信号１
ｆＪ１０５上のセレクト信号も通常時にけ′″０＃であ
り、第１のセレクタ回路Ｔから出力信号線１１２には第
１のレジスタ回路１から信号線１０Ｂ上に送出された信
号が出力され、第２のセレクタ回路８から出力信号線１
１３には第１のチェック回路５から信号線１１０に出力
された信号が出力され、それぞれ次段回路に送出される
。

次に、チェック対象論理回路の擬障動作方式を説明する
。

例えば、第１のレジスタ回路１に擬障を発生させる場合
には、信号線１０３上の第１の擬障指示許可信号の状態
を１１＃にすることによシ第１のＥＸＯＲ回路３から信
号線１０６上に出力された信号は信号線１０２上のパリ
ティ入力信号の値が反転して出力されたものであシ、第
１のレジスタ回路１には不正な値（パリティビットが反
転した値）がセットされる。このため、第１のレジスタ
回路１が正常であれば第１のチェック回路５に入力され
るデータは不正な値となシ、第１のチェック回路５から
信号線１１０に出力される信号はエラーが発生したこと
を示し、信号線１１０上には“１１が出力される。

次に、チェック回路の擬障動作方式について説明する。

例えば、第１のチェック回路５に擬障を発生させる場合
には信号線１０４上の第２の擬障指示許可信号を”１″
にすることによシ、第１のチェック回路５の入力信号に
余分な”１”が入力され、第１のチェック回路５が正常
であればエラーが検出されて出力信号線１１０上にエラ
ーが発生したことを示す値が出力される。

上記チェック方式によυ第１のレジスタ回路１と第１の
チェック回路５とよ構成る論理回路部を使ってチェック
した結果、回路の誤動作が検出されたならば信号線１０
５上のセレクト信号を＠１”にセットし、第２のレジス
タ回路２と第２のチェック回路６とより成る同一構成の
論理回路部を使って、全く同様にしてチェックすること
ができる。

その結果から誤動作が検出されなければ、ＬＳＩ製造の
歩どまりの向上と信頼性の向上とに効果がもたらされる
ことになる。

（発明の効果） 本発明は以上説明したように、チェック対象論理回路や
チェック回路自身に強制的に擬似障害を発生させるよう
に構成することによシ、チェック対象論理回路およびチ
ェック回路自身の擬障を容易に発生させることができ、
故障箇所の判別を容易に可能とすることができるという
効果がある。

さらに、チェック対象論理回路とチェック回路とから成
る論理回路部を二重化回路構成にしているので、正常に
動作する回路部分が選択でき、製造上の歩どまりの向上
と信頼性の向上との波及効果がある。

【図面の簡単な説明】

第１図は、本発明によるＬＳＩの誤動作チェック方式を
実現する一実施例を示す基本的なブロック図である。 １．２・・・レジスタ回路 ３．４・・・ＥＸＯＲ回路 ５．６・・・チェック回路 ７．８・・・セレクタ回路 ９〜１１・・・端子 １０１〜１１３・・・信号線

Claims (1)

【特許請求の範囲】
1. 強制的な擬似障害の発生を指示でき、それぞれ一対のレ
   ジスタ回路を含む二重化された一対の論理回路と、前記
   一対のレジスタ回路を含む二重化された一対の論理回路
   をチェックするための二重化された一対のチェック回路
   と、前記二重化された一対の論理回路を切分けることが
   できる二重化された一対のセレクタ回路とを具備して構
   成したことを特徴とするＬＳＩの誤動作チェック方式。