JPS6112576B2 - - Google Patents
Info
- Publication number
- JPS6112576B2 JPS6112576B2 JP54063028A JP6302879A JPS6112576B2 JP S6112576 B2 JPS6112576 B2 JP S6112576B2 JP 54063028 A JP54063028 A JP 54063028A JP 6302879 A JP6302879 A JP 6302879A JP S6112576 B2 JPS6112576 B2 JP S6112576B2
- Authority
- JP
- Japan
- Prior art keywords
- exclusive
- circuit
- logic
- comparison
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003745 diagnosis Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理装置におけるデータまたは
制御信号の比較回路に関し、特にその内部故障の
診断が行なえる比較回路に関する。
制御信号の比較回路に関し、特にその内部故障の
診断が行なえる比較回路に関する。
この種の従来回路としては第1図に示すような
構成のものが一般的に用いられている。第1図に
おいて、参照符号1iおよび2i(i=1〜n)
は比較さるべきデータまたは制御信号ビツトであ
り、参照符号3i(i=1〜n)は各信号1iお
よび2iを比較するための排他的論理和回路、ま
た参照数字4は各排他的論理和回路3iの出力結
果を収集するための論理和回路である。
構成のものが一般的に用いられている。第1図に
おいて、参照符号1iおよび2i(i=1〜n)
は比較さるべきデータまたは制御信号ビツトであ
り、参照符号3i(i=1〜n)は各信号1iお
よび2iを比較するための排他的論理和回路、ま
た参照数字4は各排他的論理和回路3iの出力結
果を収集するための論理和回路である。
信号1iおよび2iが全て一致する時、排他的
論理和回路3iの出力は全て論理“0”また、比
較結果である論理和回路4の出力は論理“0”で
ある。不一致のときには排他的論理和回路3iの
いづれかが論理“1”となり、論理和回路4の出
力は論理“1”となる。
論理和回路3iの出力は全て論理“0”また、比
較結果である論理和回路4の出力は論理“0”で
ある。不一致のときには排他的論理和回路3iの
いづれかが論理“1”となり、論理和回路4の出
力は論理“1”となる。
今、この比較回路で排他論理和回路3iの一つ
が論理“1”もしくは“0”に固定される故障が
生じた場合を考えてみる。ここで、論理“1”固
定故障の場合は、比較結果は必ず論理“1”とな
るため故障発生が検出できるが、論理“0”固定
故障のときには、この識別は難かしい。さらに、
比較回路が通常“比較一致”を期待されるような
用途、例えば、信頼性向上のため二重化回路の比
較チエツク用として用いられるような場合におけ
る上述の論理“1”固定故障では、外部において
その論理“1”信号が常に比較結果の一致を示す
信号として取扱われる。この結果、比較対象の二
重化回路の一方に故障が発生しても、故障を示す
不一致信号が比較回路から出力されない。このた
め、回路の誤動作が容認され致命的な障害が引き
起される可能性がある。
が論理“1”もしくは“0”に固定される故障が
生じた場合を考えてみる。ここで、論理“1”固
定故障の場合は、比較結果は必ず論理“1”とな
るため故障発生が検出できるが、論理“0”固定
故障のときには、この識別は難かしい。さらに、
比較回路が通常“比較一致”を期待されるような
用途、例えば、信頼性向上のため二重化回路の比
較チエツク用として用いられるような場合におけ
る上述の論理“1”固定故障では、外部において
その論理“1”信号が常に比較結果の一致を示す
信号として取扱われる。この結果、比較対象の二
重化回路の一方に故障が発生しても、故障を示す
不一致信号が比較回路から出力されない。このた
め、回路の誤動作が容認され致命的な障害が引き
起される可能性がある。
このような故障の検出方法の一つとしては、比
較入力1iおよび2iに異なつたデータをセツト
して排他的論理和回路3iの出力を論理“1”に
し全ビツトに対する試験を行なう方法もある。し
かし、ビツト数が多いときにはプログラムを用い
て診断を行なわなければこのような試験の達成は
困難であり、もしプログラムを使用しないでやろ
うとすると、信号1iおよび2iに任意のパター
ンを与えるような金物量が要ることになる。
較入力1iおよび2iに異なつたデータをセツト
して排他的論理和回路3iの出力を論理“1”に
し全ビツトに対する試験を行なう方法もある。し
かし、ビツト数が多いときにはプログラムを用い
て診断を行なわなければこのような試験の達成は
困難であり、もしプログラムを使用しないでやろ
うとすると、信号1iおよび2iに任意のパター
ンを与えるような金物量が要ることになる。
本発明の目的は少量の金物を追加することによ
り前記比較回路内での故障を容易に検出できる比
較回路を提供することにある。
り前記比較回路内での故障を容易に検出できる比
較回路を提供することにある。
本発明の回路は、診断指示信号とそれぞれが
別々の情報の1ビツトを構成する1対の比較対象
信号との排他的論理和をとる1個の第1の排他的
論理和回路と、 前段の排他的論理和回路からの排他的論理和結
果信号と前記二つの情報のそれぞれの残りのビツ
トのうち1ビツトを構成する1対の比較対象信号
との排他的論理和をとるように縦続接続された複
数の第2の排他的論理和回路と、 前記第1および第2の排他的論理和回路のそれ
ぞれの排他的論理和結果の論理和回路とから構成
されている。
別々の情報の1ビツトを構成する1対の比較対象
信号との排他的論理和をとる1個の第1の排他的
論理和回路と、 前段の排他的論理和回路からの排他的論理和結
果信号と前記二つの情報のそれぞれの残りのビツ
トのうち1ビツトを構成する1対の比較対象信号
との排他的論理和をとるように縦続接続された複
数の第2の排他的論理和回路と、 前記第1および第2の排他的論理和回路のそれ
ぞれの排他的論理和結果の論理和回路とから構成
されている。
次に本発明について図面を参照して詳細に説明
する。
する。
本発明の一実施例を示す第2図において、参照
符号1iおよび2i(i=1〜n)は比較対象の
入力データ、参照符号3i(i=1〜n)は信号
1iおよび2i比較のための排他論理和回路、ま
た参照数字4は各排他的論理和回路3iの出力を
集める論理和回路であり、その出力5は比較結果
を表わす。
符号1iおよび2i(i=1〜n)は比較対象の
入力データ、参照符号3i(i=1〜n)は信号
1iおよび2i比較のための排他論理和回路、ま
た参照数字4は各排他的論理和回路3iの出力を
集める論理和回路であり、その出力5は比較結果
を表わす。
3入力の排他論理和回路3iは信号1iおよび
2i以外に3(i−1)の出力が入力されてい
る。但し、31に対しては外部からの診断用入力
信号6が与えられる。また、最終段の排他的論理
和回路3nの出力は診断用出力7として外部に取
り出される。
2i以外に3(i−1)の出力が入力されてい
る。但し、31に対しては外部からの診断用入力
信号6が与えられる。また、最終段の排他的論理
和回路3nの出力は診断用出力7として外部に取
り出される。
今、本回路がデータ比較状態にあるとき、外部
信号6は論理“0”に保持される。このとき、各
信号1iおよび2iの組が全て同じ値であれば、
各3iの出力は全て論理“0”となり、比較結果
4は論理“0”すなわち比較一致となる。もし、
1つでも値のちがう信号1iおよび2iの組があ
つたときには論理和結果5は論理“1”、すなわ
ち、比較不一致が示される。
信号6は論理“0”に保持される。このとき、各
信号1iおよび2iの組が全て同じ値であれば、
各3iの出力は全て論理“0”となり、比較結果
4は論理“0”すなわち比較一致となる。もし、
1つでも値のちがう信号1iおよび2iの組があ
つたときには論理和結果5は論理“1”、すなわ
ち、比較不一致が示される。
本回路が診断状態にあるとき、外部信号6は論
理“1”にされる。このとき、各信号1iおよび
2iを同じ値に保持しておけば、排他的論理和回
路31の出力は論理“1”となり、これが伝播さ
れ排他的論理和回路32の出力を論理“1”に
し、さらに排他的論理和回路33の出力が論理
“1”となる。このようにして、論理“1”出力
は最終段の回路3nにまで伝播され、全ての排他
論理和出力は論理“1”となる。これは診断用出
力7が論理“1”になつたことで簡単に確認でき
る。従つて、排他的論理和回路3iのうちどれか
1つに論理“0”となる固定故障があるときには
論理“1”の伝播は阻止され、最終段3nの出力
は論理“0”となり、この結果、論理“0”の固
定故障が検出できる。
理“1”にされる。このとき、各信号1iおよび
2iを同じ値に保持しておけば、排他的論理和回
路31の出力は論理“1”となり、これが伝播さ
れ排他的論理和回路32の出力を論理“1”に
し、さらに排他的論理和回路33の出力が論理
“1”となる。このようにして、論理“1”出力
は最終段の回路3nにまで伝播され、全ての排他
論理和出力は論理“1”となる。これは診断用出
力7が論理“1”になつたことで簡単に確認でき
る。従つて、排他的論理和回路3iのうちどれか
1つに論理“0”となる固定故障があるときには
論理“1”の伝播は阻止され、最終段3nの出力
は論理“0”となり、この結果、論理“0”の固
定故障が検出できる。
本発明には、第2図に示すような回路を構成を
用いることにより容易に、しかも、比較対象の入
力ビツト数に無関係に診断が行なえるという効果
がある。
用いることにより容易に、しかも、比較対象の入
力ビツト数に無関係に診断が行なえるという効果
がある。
第1図は従来の比較回路を示す回路図および第
2図は本発明の一実施例を示す図である。 第1図および第2図において、1i,2i(i
=1〜n)……比較対象信号、3i(i=1〜
n)……排他論理和回路、4……論理和回路、
5,6,7……論理信号。
2図は本発明の一実施例を示す図である。 第1図および第2図において、1i,2i(i
=1〜n)……比較対象信号、3i(i=1〜
n)……排他論理和回路、4……論理和回路、
5,6,7……論理信号。
Claims (1)
- 【特許請求の範囲】 1 診断指示信号とそれぞれが別々の情報の1ビ
ツトを構成する1対の比較対象信号との排他的論
理和をとる1個の第1の排他的論理和回路と、 前段の排他的論理和回路からの排他的論理和結
果信号と前記二つの情報のそれぞれの残りのビツ
トの1ビツトを構成する1対の比較対象信号との
排他的論理和をとるように縦続接続された複数の
第2の排他的論理和回路と、 前記第1および第2の排他的論理和回路のそれ
ぞれの排他的論理和結果の論理和をとる論理和回
路とから構成されたことを特徴とする比較回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6302879A JPS55154633A (en) | 1979-05-22 | 1979-05-22 | Comparison circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6302879A JPS55154633A (en) | 1979-05-22 | 1979-05-22 | Comparison circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55154633A JPS55154633A (en) | 1980-12-02 |
JPS6112576B2 true JPS6112576B2 (ja) | 1986-04-09 |
Family
ID=13217457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6302879A Granted JPS55154633A (en) | 1979-05-22 | 1979-05-22 | Comparison circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS55154633A (ja) |
-
1979
- 1979-05-22 JP JP6302879A patent/JPS55154633A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS55154633A (en) | 1980-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0212533A (ja) | 多数決回路手段と一致回路手段と自己検査手段とを組合わせて含む装置 | |
JPS63200249A (ja) | 情報処理装置 | |
US4224681A (en) | Parity processing in arithmetic operations | |
JPS6112576B2 (ja) | ||
JP3438490B2 (ja) | 冗長システム | |
JPS6227831A (ja) | 演算器チエツク回路 | |
JPS62293441A (ja) | デ−タ出力方式 | |
JPS6232814B2 (ja) | ||
US9557383B2 (en) | Partitioned scan chain diagnostics using multiple bypass structures and injection points | |
JPS6037934B2 (ja) | 記憶装置の診断方式 | |
JP3267035B2 (ja) | シーケンサ診断装置 | |
JP2000304829A (ja) | 半導体検査方法 | |
JPS6239786B2 (ja) | ||
JP2773148B2 (ja) | テスト容易化回路設計方法 | |
JPH03189736A (ja) | 選択回路の障害検出方式 | |
JPH01156680A (ja) | 論理回路の故障診断方法 | |
JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
JPS6225211B2 (ja) | ||
JPS63271526A (ja) | 算術論理装置 | |
JPS5821174A (ja) | 検査回路 | |
JPS61228366A (ja) | Lsiの誤動作チエツク方式 | |
JPS6077246A (ja) | デ−タ処理装置 | |
JPH01171031A (ja) | 故障検出回路 | |
JPH02162274A (ja) | 論理回路の診断処理回路 | |
JPS63174141A (ja) | 情報処理装置の試験診断方式 |