JP3267035B2 - シーケンサ診断装置 - Google Patents
シーケンサ診断装置Info
- Publication number
- JP3267035B2 JP3267035B2 JP04843894A JP4843894A JP3267035B2 JP 3267035 B2 JP3267035 B2 JP 3267035B2 JP 04843894 A JP04843894 A JP 04843894A JP 4843894 A JP4843894 A JP 4843894A JP 3267035 B2 JP3267035 B2 JP 3267035B2
- Authority
- JP
- Japan
- Prior art keywords
- sequencer
- status code
- code
- status
- diagnostic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Programmable Controllers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、クロックに応じて複数
の状態に対応する状態コードを出力するシーケンサに関
する。
の状態に対応する状態コードを出力するシーケンサに関
する。
【０００２】
【従来の技術】複数個のフリップフロップと組合わせ回
路とを設けて、クロックに同期させて一連の処理を行わ
せる装置が知られており、この種の装置は一般にシーケ
ンサと呼ばれている。図７はこの種のシーケンサを用い
た制御装置を示す。図７において、１はシーケンサの動
作を制御する専用コントロールユニットであり、その内
部にはシーケンサ１０と、シーケンサ１０の機能を指示
する機能モジュール１１とが設けられている。２は専用
コントロールユニット１の動作を制御するＣＰＵであ
る。このＣＰＵ２が専用コントロールユニット１に対し
て所定のコマンド信号を送ると、シーケンサ１０は機能
モジュール１１を呼び出して所定の機能動作を行い、そ
の結果である状態コードをＣＰＵ２に送る。
路とを設けて、クロックに同期させて一連の処理を行わ
せる装置が知られており、この種の装置は一般にシーケ
ンサと呼ばれている。図７はこの種のシーケンサを用い
た制御装置を示す。図７において、１はシーケンサの動
作を制御する専用コントロールユニットであり、その内
部にはシーケンサ１０と、シーケンサ１０の機能を指示
する機能モジュール１１とが設けられている。２は専用
コントロールユニット１の動作を制御するＣＰＵであ
る。このＣＰＵ２が専用コントロールユニット１に対し
て所定のコマンド信号を送ると、シーケンサ１０は機能
モジュール１１を呼び出して所定の機能動作を行い、そ
の結果である状態コードをＣＰＵ２に送る。
【０００３】図８はシーケンサ１０の内部のブロック図
である。図８において、１０１は４個のＤフリップフロ
ップ（以下、ＤＦ／Ｆと呼ぶ）から成るラッチ回路、１
０２はゲートやインバータ等の組合わせから成るＰＬＡ
（Programable Logic Array）である。このＰＬＡ１０
２の入力端子はラッチ回路１０１の出力端子と接続さ
れ、ＰＬＡ１０２の出力端子はラッチ回路１０１の入力
端子と接続されている。一方、ＰＬＡ１０２の入力端子
にはＣＰＵ２からのコマンド信号が入力され、また、ラ
ッチ回路１１の出力端子から出力される状態コードはＣ
ＰＵ２に入力される。
である。図８において、１０１は４個のＤフリップフロ
ップ（以下、ＤＦ／Ｆと呼ぶ）から成るラッチ回路、１
０２はゲートやインバータ等の組合わせから成るＰＬＡ
（Programable Logic Array）である。このＰＬＡ１０
２の入力端子はラッチ回路１０１の出力端子と接続さ
れ、ＰＬＡ１０２の出力端子はラッチ回路１０１の入力
端子と接続されている。一方、ＰＬＡ１０２の入力端子
にはＣＰＵ２からのコマンド信号が入力され、また、ラ
ッチ回路１１の出力端子から出力される状態コードはＣ
ＰＵ２に入力される。
【０００４】図８のように構成されたシーケンサ１０で
は、ラッチ回路１０１にクロックＣＬＫが入力される
と、ラッチ回路１０１内の各ＤＦ／ＦはそのＤ端子の信
号をラッチする。各ＤＦ／Ｆから出力された信号はＰＬ
Ａ１０２に入力されて論理演算された後、ＤＦ／ＦのＤ
端子に入力される。以上の動作がクロックＣＬＫが入力
されるたびに繰り返される。
は、ラッチ回路１０１にクロックＣＬＫが入力される
と、ラッチ回路１０１内の各ＤＦ／ＦはそのＤ端子の信
号をラッチする。各ＤＦ／Ｆから出力された信号はＰＬ
Ａ１０２に入力されて論理演算された後、ＤＦ／ＦのＤ
端子に入力される。以上の動作がクロックＣＬＫが入力
されるたびに繰り返される。
【０００５】図９は図８のシーケンサ１０の状態遷移図
である。図９において、円内に表示される４ビットの数
値はラッチ回路１０１のＤＦ／Ｆから出力される状態コ
ードを示し、図示の矢印は状態の遷移方向を示す。例え
ば、ラッチ回路１０１の出力が状態Ａ（状態コード「０
０００」）のときにクロックＣＬＫが入力されると、ラ
ッチ回路１０１の出力は状態Ａまたは状態Ｂ（状態コー
ド「００１０」）のいずれかになる。以下同様に、状態
Ａ〜ＥのいずれかのときにクロックＣＬＫが入力される
と、それぞれ図９の矢印で示した状態に遷移する。な
お、状態の遷移の仕方はＰＬＡ１０２内部の回路構成に
よって定まる。
である。図９において、円内に表示される４ビットの数
値はラッチ回路１０１のＤＦ／Ｆから出力される状態コ
ードを示し、図示の矢印は状態の遷移方向を示す。例え
ば、ラッチ回路１０１の出力が状態Ａ（状態コード「０
０００」）のときにクロックＣＬＫが入力されると、ラ
ッチ回路１０１の出力は状態Ａまたは状態Ｂ（状態コー
ド「００１０」）のいずれかになる。以下同様に、状態
Ａ〜ＥのいずれかのときにクロックＣＬＫが入力される
と、それぞれ図９の矢印で示した状態に遷移する。な
お、状態の遷移の仕方はＰＬＡ１０２内部の回路構成に
よって定まる。
【０００６】
【発明が解決しようとする課題】しかしながら、シーケ
ンサ１０内部の回路素子不良、回路配線の断線または信
号線のノイズ等により、シーケンサ１０の出力に異常が
起こった場合、図８の回路はこれら異常を検出する手段
を持たないため、異常に何ら対処できないという問題が
ある。また、シーケンサ１０の出力であるラッチ回路１
０１の出力はＰＬＡ１０２に入力されて論理演算された
後、再度ラッチ回路１０１に入力されるため、いったん
ラッチ回路１０１の出力に異常が起こると、異常のまま
でシーケンサ１０は動作を継続するおそれがある。
ンサ１０内部の回路素子不良、回路配線の断線または信
号線のノイズ等により、シーケンサ１０の出力に異常が
起こった場合、図８の回路はこれら異常を検出する手段
を持たないため、異常に何ら対処できないという問題が
ある。また、シーケンサ１０の出力であるラッチ回路１
０１の出力はＰＬＡ１０２に入力されて論理演算された
後、再度ラッチ回路１０１に入力されるため、いったん
ラッチ回路１０１の出力に異常が起こると、異常のまま
でシーケンサ１０は動作を継続するおそれがある。
【０００７】上記のようなシーケンサ１０の異常を検出
するためには、例えば各状態コードにパリティビット等
の故障検出ビットを付加することが考えられる。図１０
はシーケンサ１０の異常を検出するために、４ビットの
状態コードに１ビットのパリティビットを付加し、計５
ビットの各ビットの加算値（以下、２進重み値と呼ぶ）
が奇数となるようにパリティビットの値を設定するもの
である。このようにすれば、例えば２進重み値が偶数に
なった場合には異常と判断することができる。ところ
が、図１０のようなパリティビットを付加しても、例え
ば状態コード中の２ビットの値が同時に反転した場合、
２進重みは奇数であるため正常であると誤認識してしま
う。また、クロック信号線の断線等によってシーケンサ
１０の出力が変化しなくなった場合、その変化しなくな
ったときの状態コードが正常であれば異常を検出できな
くなる。
するためには、例えば各状態コードにパリティビット等
の故障検出ビットを付加することが考えられる。図１０
はシーケンサ１０の異常を検出するために、４ビットの
状態コードに１ビットのパリティビットを付加し、計５
ビットの各ビットの加算値（以下、２進重み値と呼ぶ）
が奇数となるようにパリティビットの値を設定するもの
である。このようにすれば、例えば２進重み値が偶数に
なった場合には異常と判断することができる。ところ
が、図１０のようなパリティビットを付加しても、例え
ば状態コード中の２ビットの値が同時に反転した場合、
２進重みは奇数であるため正常であると誤認識してしま
う。また、クロック信号線の断線等によってシーケンサ
１０の出力が変化しなくなった場合、その変化しなくな
ったときの状態コードが正常であれば異常を検出できな
くなる。
【０００８】本発明の目的は、シーケンサから出力され
る状態コードを、クロック入力前後で必ず所定値変化さ
せることにより、シーケンサの動作異常を精度よく検出
できるようにしたシーケンサ診断装置を提供することに
ある。
る状態コードを、クロック入力前後で必ず所定値変化さ
せることにより、シーケンサの動作異常を精度よく検出
できるようにしたシーケンサ診断装置を提供することに
ある。
【０００９】
【課題を解決するための手段】実施例を示す図１に対応
づけて本発明を説明すると、本発明は、複数の状態に対
応する状態コードのいずれかをクロックに応じて出力す
る複数個のフリップフロップ１０１と、状態コードの論
理を決定する組合せ回路１０２Ａとから成るシーケンサ
を有し、状態コードに誤りがあるか否かを診断するよう
にしたシーケンサ診断装置１０Ａに適用され、状態コー
ドを構成する各ビットの加算値がクロック入力前後で所
定値変化するように、組合せ回路１０２Ａによって状態
コードの論理を決定し、クロック入力前の状態コードの
加算値と、クロック入力後の状態コードの加算値との差
分を検出する検出手段１０５と、検出された差分が所定
値であるか否かを判定する判定手段１０６とを備えるこ
とにより、上記目的は達成される。
づけて本発明を説明すると、本発明は、複数の状態に対
応する状態コードのいずれかをクロックに応じて出力す
る複数個のフリップフロップ１０１と、状態コードの論
理を決定する組合せ回路１０２Ａとから成るシーケンサ
を有し、状態コードに誤りがあるか否かを診断するよう
にしたシーケンサ診断装置１０Ａに適用され、状態コー
ドを構成する各ビットの加算値がクロック入力前後で所
定値変化するように、組合せ回路１０２Ａによって状態
コードの論理を決定し、クロック入力前の状態コードの
加算値と、クロック入力後の状態コードの加算値との差
分を検出する検出手段１０５と、検出された差分が所定
値であるか否かを判定する判定手段１０６とを備えるこ
とにより、上記目的は達成される。
【００１０】請求項２に記載の発明は、複数の状態に対
応する状態コードのいずれかをクロックに応じて出力す
る複数個のフリップフロップ１０１と、状態コードの論
理を決定する組合せ回路１０２Ａとから成るシーケンサ
を有し、状態コードに誤りがあるか否かを診断するよう
にしたシーケンサ診断装置１０Ａに適用され、クロック
入力前の状態コードとクロック入力後の状態コードとの
差分が所定値となるように、組合せ回路１０２Ａによっ
て状態コードの論理を決定し、クロック入力前の状態コ
ードと、クロック入力後の状態コードとの差分を検出す
る検出手段１０５と、検出された差分が所定値であるか
否かを判定する判定手段１０６とを備えることにより、
上記目的は達成される。請求項３に記載の発明は、請求
項１または２に記載されたシーケンサ診断装置におい
て、シーケンサがクロック入力前後で同一状態を維持す
る場合には、クロック入力前の状態コードとクロック入
力後の状態コードとが所定値変化するように、組合せ回
路１０２Ａによって状態コードの論理を決定するもので
ある。請求項４に記載の発明は、請求項１〜３のいずれ
かに記載されたシーケンサ診断装置において、判定手段
１０６により所定値でないと判定されると、状態コード
を初期状態に戻すように、組合せ回路１０２Ａを構成す
るものである。請求項５に記載の発明は、請求項１〜４
のいずれかに記載されたシーケンサ診断装置において、
複数の状態に対応して出力される各状態コードが互いに
一致しないように、組合せ回路１０２Ａによって状態コ
ードの論理を決定するものである。請求項６に記載の発
明は、請求項１〜５のいずれかに記載されたシーケンサ
診断装置において、状態コードを構成する各ビットのう
ち一部のビットを用いて、状態コードの変化を検出する
ように検出手段１０５を構成するものである。
応する状態コードのいずれかをクロックに応じて出力す
る複数個のフリップフロップ１０１と、状態コードの論
理を決定する組合せ回路１０２Ａとから成るシーケンサ
を有し、状態コードに誤りがあるか否かを診断するよう
にしたシーケンサ診断装置１０Ａに適用され、クロック
入力前の状態コードとクロック入力後の状態コードとの
差分が所定値となるように、組合せ回路１０２Ａによっ
て状態コードの論理を決定し、クロック入力前の状態コ
ードと、クロック入力後の状態コードとの差分を検出す
る検出手段１０５と、検出された差分が所定値であるか
否かを判定する判定手段１０６とを備えることにより、
上記目的は達成される。請求項３に記載の発明は、請求
項１または２に記載されたシーケンサ診断装置におい
て、シーケンサがクロック入力前後で同一状態を維持す
る場合には、クロック入力前の状態コードとクロック入
力後の状態コードとが所定値変化するように、組合せ回
路１０２Ａによって状態コードの論理を決定するもので
ある。請求項４に記載の発明は、請求項１〜３のいずれ
かに記載されたシーケンサ診断装置において、判定手段
１０６により所定値でないと判定されると、状態コード
を初期状態に戻すように、組合せ回路１０２Ａを構成す
るものである。請求項５に記載の発明は、請求項１〜４
のいずれかに記載されたシーケンサ診断装置において、
複数の状態に対応して出力される各状態コードが互いに
一致しないように、組合せ回路１０２Ａによって状態コ
ードの論理を決定するものである。請求項６に記載の発
明は、請求項１〜５のいずれかに記載されたシーケンサ
診断装置において、状態コードを構成する各ビットのう
ち一部のビットを用いて、状態コードの変化を検出する
ように検出手段１０５を構成するものである。
【００１１】
【作用】請求項１に記載の発明では、状態コードを構成
する各ビットの加算値がクロック入力前後で所定値変化
するように、組合せ回路１０２Ａで状態コードの論理を
決定するため、クロック入力前の状態コードの加算値と
クロック入力後の状態コードの加算値との差分を検出手
段１０５で検出し、この差分が所定値であるか否かを判
定手段１０６で判定することで、シーケンサに異常がな
いか否かを精度よく検出することができる。
する各ビットの加算値がクロック入力前後で所定値変化
するように、組合せ回路１０２Ａで状態コードの論理を
決定するため、クロック入力前の状態コードの加算値と
クロック入力後の状態コードの加算値との差分を検出手
段１０５で検出し、この差分が所定値であるか否かを判
定手段１０６で判定することで、シーケンサに異常がな
いか否かを精度よく検出することができる。
【００１２】請求項２に記載の発明では、クロック入力
前の状態コードとクロック入力後の状態コードとの差分
が所定値になるように、組合せ回路１０２Ａで状態コー
ドの論理を決定するため、クロック入力前の状態コード
の加算値とクロック入力後の状態コードの加算値との差
分を検出手段１０５で検出し、この差分が所定値である
か否かを判定手段１０６によって判定することで、シー
ケンサに異常がないか否かを精度よく検出することがで
きる。請求項３に記載の発明では、シーケンサの状態が
クロック入力前後で変化しない場合でも、クロック入力
前後で状態コードが所定値変化するように、組合せ回路
１０２Ａは状態コードの論理を決定するようにしたた
め、状態コードが変化しないような異常が起こった場合
でも、その異常を正しく検出できる。請求項４に記載の
発明では、判定手段１０６によって所定値でないと判定
されると、シーケンサの状態コードを初期値に戻すよう
に組合せ回路１０２Ａを構成するため、これによりシー
ケンサの暴走を防止できる。また、状態コードが何らか
の原因により瞬間的に異常になった場合には、いったん
初期値に戻すことで、再度シーケンサを正常に動作させ
ることができる。請求項５に記載の発明では、シーケン
サの各状態ごとに状態コードがすべて異なるように、組
合せ回路１０２Ａは状態コードの論理を決定するため、
シーケンサの異常を精度よく検出できる。請求項６に記
載の発明では、状態コードの一部のビットを用いて状態
遷移時の状態コードの変化を検出手段１０５によって検
出するようにしたため、残りのビットを例えばデータ識
別に用いることができ、シーケンサの異常検出の精度が
向上する。
前の状態コードとクロック入力後の状態コードとの差分
が所定値になるように、組合せ回路１０２Ａで状態コー
ドの論理を決定するため、クロック入力前の状態コード
の加算値とクロック入力後の状態コードの加算値との差
分を検出手段１０５で検出し、この差分が所定値である
か否かを判定手段１０６によって判定することで、シー
ケンサに異常がないか否かを精度よく検出することがで
きる。請求項３に記載の発明では、シーケンサの状態が
クロック入力前後で変化しない場合でも、クロック入力
前後で状態コードが所定値変化するように、組合せ回路
１０２Ａは状態コードの論理を決定するようにしたた
め、状態コードが変化しないような異常が起こった場合
でも、その異常を正しく検出できる。請求項４に記載の
発明では、判定手段１０６によって所定値でないと判定
されると、シーケンサの状態コードを初期値に戻すよう
に組合せ回路１０２Ａを構成するため、これによりシー
ケンサの暴走を防止できる。また、状態コードが何らか
の原因により瞬間的に異常になった場合には、いったん
初期値に戻すことで、再度シーケンサを正常に動作させ
ることができる。請求項５に記載の発明では、シーケン
サの各状態ごとに状態コードがすべて異なるように、組
合せ回路１０２Ａは状態コードの論理を決定するため、
シーケンサの異常を精度よく検出できる。請求項６に記
載の発明では、状態コードの一部のビットを用いて状態
遷移時の状態コードの変化を検出手段１０５によって検
出するようにしたため、残りのビットを例えばデータ識
別に用いることができ、シーケンサの異常検出の精度が
向上する。
【００１３】なお、本発明の構成を説明する上記課題を
解決するための手段と作用の項では、本発明を分かり易
くするために実施例の図を用いたが、これにより本発明
が実施例に限定されるものではない。
解決するための手段と作用の項では、本発明を分かり易
くするために実施例の図を用いたが、これにより本発明
が実施例に限定されるものではない。
【００１４】
−第１の実施例− 図１は本発明によるシーケンサ診断装置の一実施例のブ
ロック図であり、図８に示す従来のシーケンサと共通す
る構成部分には同一符号を付している。図１において、
１０１は４個のＤＦ／Ｆから成るラッチ回路であり、い
ずれのＤＦ／ＦにもクロックＣＬＫが入力される。この
ＤＦ／Ｆの出力すなわちラッチ回路１０１の出力がシー
ケンサ１０Ａから出力される状態コードになる。１０２
Ａはゲートやインバータ等の組合わせから成るＰＬＡで
あり、ＰＬＡ１０２Ａからの出力はラッチ回路１０１内
の各ＤＦ／ＦのＤ端子に入力される。
ロック図であり、図８に示す従来のシーケンサと共通す
る構成部分には同一符号を付している。図１において、
１０１は４個のＤＦ／Ｆから成るラッチ回路であり、い
ずれのＤＦ／ＦにもクロックＣＬＫが入力される。この
ＤＦ／Ｆの出力すなわちラッチ回路１０１の出力がシー
ケンサ１０Ａから出力される状態コードになる。１０２
Ａはゲートやインバータ等の組合わせから成るＰＬＡで
あり、ＰＬＡ１０２Ａからの出力はラッチ回路１０１内
の各ＤＦ／ＦのＤ端子に入力される。
【００１５】１０３はＰＬＡ１０２Ａから出力される４
ビットを各ビットごとに加算して２進重み値を求めるコ
ード変換回路、１０４はラッチ回路１０１内のＤＦ／Ｆ
から出力される４ビットを各ビットごとに加算して２進
重み値を求めるコード変換回路である。１０５は各コー
ド変換回路の出力の差分を演算する減算回路、１０６は
状態コードに誤りがないか否かを判定する比較回路であ
る。状態コードに誤りがある場合には、比較回路１０６
から異常検知信号が出力されてＰＬＡ１０２Ａに入力さ
れる。ＰＬＡ１０２Ａは異常検知信号が入力されると、
状態コードを初期状態に戻す。本実施例では、初期状態
として状態コードを「００００」にする。
ビットを各ビットごとに加算して２進重み値を求めるコ
ード変換回路、１０４はラッチ回路１０１内のＤＦ／Ｆ
から出力される４ビットを各ビットごとに加算して２進
重み値を求めるコード変換回路である。１０５は各コー
ド変換回路の出力の差分を演算する減算回路、１０６は
状態コードに誤りがないか否かを判定する比較回路であ
る。状態コードに誤りがある場合には、比較回路１０６
から異常検知信号が出力されてＰＬＡ１０２Ａに入力さ
れる。ＰＬＡ１０２Ａは異常検知信号が入力されると、
状態コードを初期状態に戻す。本実施例では、初期状態
として状態コードを「００００」にする。
【００１６】図２は図１のシーケンサ診断装置の状態遷
移図である。本実施例のシーケンサは、図示のように、
状態Ａ，Ｂ，Ｃ，Ｄの４つの状態を有し、各状態ごとに
２つの状態コードを有する。すなわち、このシーケンサ
１０にクロックＣＬＫが入力されると、ラッチ回路１０
１から出力される４ビットの状態コードは、図２の８個
の円内の数値のうちいずれかになる。このうち、状態コ
ード「００００」または「０００１」が出力される場合
を状態Ａ、「００１１」または「００１０」が出力され
る場合を状態Ｂ、「０１１１」または「１１１１」が出
力される場合を状態Ｃ、「０１１０」または「０１１
１」が出力される場合を状態Ｄと呼ぶ。
移図である。本実施例のシーケンサは、図示のように、
状態Ａ，Ｂ，Ｃ，Ｄの４つの状態を有し、各状態ごとに
２つの状態コードを有する。すなわち、このシーケンサ
１０にクロックＣＬＫが入力されると、ラッチ回路１０
１から出力される４ビットの状態コードは、図２の８個
の円内の数値のうちいずれかになる。このうち、状態コ
ード「００００」または「０００１」が出力される場合
を状態Ａ、「００１１」または「００１０」が出力され
る場合を状態Ｂ、「０１１１」または「１１１１」が出
力される場合を状態Ｃ、「０１１０」または「０１１
１」が出力される場合を状態Ｄと呼ぶ。
【００１７】また、クロックＣＬＫが入力されるたび
に、ラッチ回路１０１の出力は図２の矢印の向きに変化
し、これに伴って状態コード中の各ビットを加算した２
進重み値は±１ずつ変化する。例えば、現在の状態コー
ドが「００００」の場合、クロックＣＬＫの入力によっ
て「０００１」に変化するため、２進重み値は＋１変化
する。この状態でクロックＣＬＫが入力されると、「０
０００」または「００１１」に変化する。前者の場合に
は２進重み値は−１変化し、後者の場合には＋１変化す
る。
に、ラッチ回路１０１の出力は図２の矢印の向きに変化
し、これに伴って状態コード中の各ビットを加算した２
進重み値は±１ずつ変化する。例えば、現在の状態コー
ドが「００００」の場合、クロックＣＬＫの入力によっ
て「０００１」に変化するため、２進重み値は＋１変化
する。この状態でクロックＣＬＫが入力されると、「０
０００」または「００１１」に変化する。前者の場合に
は２進重み値は−１変化し、後者の場合には＋１変化す
る。
【００１８】以下、図１，２を用いて本実施例の動作を
説明する。クロックＣＬＫが入力される前すなわち初期
状態でのラッチ回路１０１の出力が「００００」の場
合、本シーケンサ１０Ａは状態Ａから動作を開始するも
のとする。このとき、ＰＬＡ１０２Ａは「０００１」を
出力し、このデータをラッチ回路１０１内の各ＤＦ／Ｆ
のＤ端子に入力する。この状態で最初のクロックＣＬＫ
が入力されると、ラッチ回路１０１の出力は「０００
１」に変化する。すなわち、ＰＬＡ１０２Ａはラッチ回
路１０１から出力されるデータを１クロック先に出力す
る。言い換えれば、ラッチ回路１０１は現在の状態コー
ドを出力し、ＰＬＡ１０２Ａは次の状態コードを出力す
る。
説明する。クロックＣＬＫが入力される前すなわち初期
状態でのラッチ回路１０１の出力が「００００」の場
合、本シーケンサ１０Ａは状態Ａから動作を開始するも
のとする。このとき、ＰＬＡ１０２Ａは「０００１」を
出力し、このデータをラッチ回路１０１内の各ＤＦ／Ｆ
のＤ端子に入力する。この状態で最初のクロックＣＬＫ
が入力されると、ラッチ回路１０１の出力は「０００
１」に変化する。すなわち、ＰＬＡ１０２Ａはラッチ回
路１０１から出力されるデータを１クロック先に出力す
る。言い換えれば、ラッチ回路１０１は現在の状態コー
ドを出力し、ＰＬＡ１０２Ａは次の状態コードを出力す
る。
【００１９】ラッチ回路１０１の出力が「００００」の
場合、２進重み値を演算するコード変換回路１０４の出
力は「０」となる。このとき、ＰＬＡ１０２Ａの出力
「０００１」の２進重み値を演算するコード変換回路１
０３の出力は「１」となる。減算回路１０５では、各コ
ード変換回路１０３，１０４の出力の差分が演算され、
この場合は演算結果として「１」が出力されて比較回路
１０６に入力される。比較回路１０６は、減算回路１０
５の出力が±１でないときに異常検知信号を出力するた
め、この場合は異常検知信号は出力されない。
場合、２進重み値を演算するコード変換回路１０４の出
力は「０」となる。このとき、ＰＬＡ１０２Ａの出力
「０００１」の２進重み値を演算するコード変換回路１
０３の出力は「１」となる。減算回路１０５では、各コ
ード変換回路１０３，１０４の出力の差分が演算され、
この場合は演算結果として「１」が出力されて比較回路
１０６に入力される。比較回路１０６は、減算回路１０
５の出力が±１でないときに異常検知信号を出力するた
め、この場合は異常検知信号は出力されない。
【００２０】一方、ラッチ回路１０１の出力が「０００
０」の状態でクロックＣＬＫが入力されると、ラッチ回
路１０１の出力は「０００１」に変化し、一方ＰＬＡ１
０２Ａの出力は「００００」または「００１１」のいず
れかに変化する。いずれに変化するかはＰＬＡ１０２Ａ
に入力されるＣＰＵ等からの信号によって定まる。「０
０００」に変化した場合、シーケンサ１０Ａは状態Ａに
留まり、一方「００１１」に変化した場合は状態Ｂに遷
移する。したがって、前者の場合の２進重み値の変化は
＋１、後者の場合の２進重み値の変化は−１となる。以
下同様に、クロックＣＬＫが入力されるたびに、状態コ
ードは図２の矢印の向きに遷移する。
０」の状態でクロックＣＬＫが入力されると、ラッチ回
路１０１の出力は「０００１」に変化し、一方ＰＬＡ１
０２Ａの出力は「００００」または「００１１」のいず
れかに変化する。いずれに変化するかはＰＬＡ１０２Ａ
に入力されるＣＰＵ等からの信号によって定まる。「０
０００」に変化した場合、シーケンサ１０Ａは状態Ａに
留まり、一方「００１１」に変化した場合は状態Ｂに遷
移する。したがって、前者の場合の２進重み値の変化は
＋１、後者の場合の２進重み値の変化は−１となる。以
下同様に、クロックＣＬＫが入力されるたびに、状態コ
ードは図２の矢印の向きに遷移する。
【００２１】図３はラッチ回路１０１から出力される状
態コードの変化を示す図である。横軸はクロックＣＬＫ
の入力回数すなわち時間を示し、縦軸は２進重み値を示
す。また、横軸の時間の下には状態の種類が示され、さ
らにその下にはクロック入力前後の状態コードの変化量
が示されている。図示のように、シーケンサ１０Ａが正
常の場合には、状態コードは±１ずつ変化する。一方、
時間ｔ７，ｔ８のように、２進重み値が変化しないよう
な異常が起こると、比較回路１０６から異常検知信号が
出力されてＰＬＡ１０２Ａに入力される。これにより、
次のクロックｔ９でいったん状態コードは「００００」
に変化し、再度状態Ａからの動作を再開する。次に、時
間ｔ１１，ｔ１２のように、２進重み値の変化量が１を
越えるような異常が起こると、同様に比較回路１０６か
ら異常検知信号が出力されてＰＬＡ１０２Ａに入力さ
れ、再度状態Ａに戻る。
態コードの変化を示す図である。横軸はクロックＣＬＫ
の入力回数すなわち時間を示し、縦軸は２進重み値を示
す。また、横軸の時間の下には状態の種類が示され、さ
らにその下にはクロック入力前後の状態コードの変化量
が示されている。図示のように、シーケンサ１０Ａが正
常の場合には、状態コードは±１ずつ変化する。一方、
時間ｔ７，ｔ８のように、２進重み値が変化しないよう
な異常が起こると、比較回路１０６から異常検知信号が
出力されてＰＬＡ１０２Ａに入力される。これにより、
次のクロックｔ９でいったん状態コードは「００００」
に変化し、再度状態Ａからの動作を再開する。次に、時
間ｔ１１，ｔ１２のように、２進重み値の変化量が１を
越えるような異常が起こると、同様に比較回路１０６か
ら異常検知信号が出力されてＰＬＡ１０２Ａに入力さ
れ、再度状態Ａに戻る。
【００２２】このように、図１のシーケンサ診断装置
は、クロックＣＬＫが入力されるたびに、シーケンサ１
０Ａの出力の２進重み値が±１変化するようにシーケン
サ１０Ａを動作させ、この２進重み値の変化量によって
異常検出を行う。すなわち、状態コードの変化量が±１
でない場合には即座に異常と判断できるため、シーケン
サ１０Ａが正常に動作しているか否かの判断を迅速かつ
的確に行える。また、このようにすることで、例えば正
常な状態コードを出力したまま状態が遷移しないような
故障や、本来は遷移すべきでない他の正常な状態コード
に遷移する等の故障を精度よく検出できる。
は、クロックＣＬＫが入力されるたびに、シーケンサ１
０Ａの出力の２進重み値が±１変化するようにシーケン
サ１０Ａを動作させ、この２進重み値の変化量によって
異常検出を行う。すなわち、状態コードの変化量が±１
でない場合には即座に異常と判断できるため、シーケン
サ１０Ａが正常に動作しているか否かの判断を迅速かつ
的確に行える。また、このようにすることで、例えば正
常な状態コードを出力したまま状態が遷移しないような
故障や、本来は遷移すべきでない他の正常な状態コード
に遷移する等の故障を精度よく検出できる。
【００２３】−第２の実施例− 第２の実施例は状態コードにデータ識別ビットを付加し
たものである。すなわち、図１〜３に示した第１の実施
例では、状態Ｃの状態コード「０１１１」は状態Ｄにも
存在するため、例えば状態Ｃの状態コード「１１１１」
から状態Ｄの状態コード「０１１１」にいきなり遷移し
ても、その異常を検出することはできない。また、第１
の実施例では、ラッチ回路１０１およびＰＬＡ１０２Ａ
の出力をコード変換回路１０３，１０４で２進重み値に
変換した後、２進重み値の変化量を検出するため、例え
ばコード変換回路１０３，１０４に異常が起こった場合
には、状態コードの比較を正常に行えないという問題が
ある。そこで、以下に説明する第２の実施例では、２進
重みを比較するビット列とは別に、各状態を識別するデ
ータ識別ビットを設けることにより、異なる状態に同一
の状態コードを割り当てないようにするとともに、コー
ド変換回路１０３，１０４を設けずに状態コードの比較
を行うようにしたものである。
たものである。すなわち、図１〜３に示した第１の実施
例では、状態Ｃの状態コード「０１１１」は状態Ｄにも
存在するため、例えば状態Ｃの状態コード「１１１１」
から状態Ｄの状態コード「０１１１」にいきなり遷移し
ても、その異常を検出することはできない。また、第１
の実施例では、ラッチ回路１０１およびＰＬＡ１０２Ａ
の出力をコード変換回路１０３，１０４で２進重み値に
変換した後、２進重み値の変化量を検出するため、例え
ばコード変換回路１０３，１０４に異常が起こった場合
には、状態コードの比較を正常に行えないという問題が
ある。そこで、以下に説明する第２の実施例では、２進
重みを比較するビット列とは別に、各状態を識別するデ
ータ識別ビットを設けることにより、異なる状態に同一
の状態コードを割り当てないようにするとともに、コー
ド変換回路１０３，１０４を設けずに状態コードの比較
を行うようにしたものである。
【００２４】図４は第２の実施例のブロック図である。
図４では、図１に示す第１の実施例の構成と共通する構
成部分には同一符号を付しており、以下では相違点を中
心に説明する。図４において、減算回路１０５は、ラッ
チ回路１０１から出力される現在の状態コードと、ＰＬ
Ａ１０２Ａから出力される次回の状態コードとの差分を
演算する。減算回路１０５で演算された差分は比較回路
１０６に入力され、状態コードが正常か否かが判定され
る。具体的には、比較回路１０６は減算回路１０５の出
力が±１以外であれば異常と判断し、第１の実施例と同
様に異常検知信号を出力して、ＰＬＡ１０２Ａの出力を
初期状態に戻す。
図４では、図１に示す第１の実施例の構成と共通する構
成部分には同一符号を付しており、以下では相違点を中
心に説明する。図４において、減算回路１０５は、ラッ
チ回路１０１から出力される現在の状態コードと、ＰＬ
Ａ１０２Ａから出力される次回の状態コードとの差分を
演算する。減算回路１０５で演算された差分は比較回路
１０６に入力され、状態コードが正常か否かが判定され
る。具体的には、比較回路１０６は減算回路１０５の出
力が±１以外であれば異常と判断し、第１の実施例と同
様に異常検知信号を出力して、ＰＬＡ１０２Ａの出力を
初期状態に戻す。
【００２５】図５は第２の実施例のシーケンサ状態遷移
図であり、第１の実施例と同様に、状態Ａ〜Ｄの４つの
状態を有する。また、各状態コードは４ビットから成
り、このうちの下位３ビットは異常検出用に用いられ、
最上位ビットはデータ識別ビットに用いられる。このよ
うにすることで、図５の円内に示される状態コードをす
べて異なる値に設定できる。
図であり、第１の実施例と同様に、状態Ａ〜Ｄの４つの
状態を有する。また、各状態コードは４ビットから成
り、このうちの下位３ビットは異常検出用に用いられ、
最上位ビットはデータ識別ビットに用いられる。このよ
うにすることで、図５の円内に示される状態コードをす
べて異なる値に設定できる。
【００２６】以下、図４，５を用いて本実施例の動作を
説明する。クロックＣＬＫが入力される前のラッチ回路
１０１の出力が「００００」の場合、本シーケンサ１０
Ａは状態Ａから動作を開始する。最初のクロックＣＬＫ
が入力されると、ＰＬＡ１０２Ａは「０００１」を出力
する。ＰＬＡ１０２Ａの出力のうち下位３ビットと、ラ
ッチ回路１０１の出力のうち下位３ビットはともに減算
回路１０５に入力され、両者の差が演算される。この場
合、ＰＬＡ１０２Ａの出力が「０００１」でラッチ回路
１０１の出力が「００００」であるため、減算回路１０
５からは「１」が出力される。したがって、この場合に
は比較回路１０６は状態コードを正常と判断して、前述
した異常検知信号の出力は行わない。
説明する。クロックＣＬＫが入力される前のラッチ回路
１０１の出力が「００００」の場合、本シーケンサ１０
Ａは状態Ａから動作を開始する。最初のクロックＣＬＫ
が入力されると、ＰＬＡ１０２Ａは「０００１」を出力
する。ＰＬＡ１０２Ａの出力のうち下位３ビットと、ラ
ッチ回路１０１の出力のうち下位３ビットはともに減算
回路１０５に入力され、両者の差が演算される。この場
合、ＰＬＡ１０２Ａの出力が「０００１」でラッチ回路
１０１の出力が「００００」であるため、減算回路１０
５からは「１」が出力される。したがって、この場合に
は比較回路１０６は状態コードを正常と判断して、前述
した異常検知信号の出力は行わない。
【００２７】ラッチ回路１０１の出力が「００００」の
状態でクロックＣＬＫが入力されると、ラッチ回路１０
１の出力は「０００１」に変化し、一方ＰＬＡ１０２Ａ
の出力は「００００」または「００１０」のいずれかに
変化する。そして、ＰＬＡ１０２Ａの出力が「０００
０」に変化した場合にクロックＣＬＫが入力されると、
シーケンサ１０Ａは状態Ａに留まり、一方「００１０」
に変化した場合にクロックＣＬＫが入力されると状態Ｂ
に遷移する。また、減算回路１０５から出力される状態
コードの下位３ビットの差分値は、前者の場合は−１、
後者の場合は＋１となる。以下同様に、クロックＣＬＫ
が入力されるたびに、状態コードは図５の矢印の向きに
遷移する。
状態でクロックＣＬＫが入力されると、ラッチ回路１０
１の出力は「０００１」に変化し、一方ＰＬＡ１０２Ａ
の出力は「００００」または「００１０」のいずれかに
変化する。そして、ＰＬＡ１０２Ａの出力が「０００
０」に変化した場合にクロックＣＬＫが入力されると、
シーケンサ１０Ａは状態Ａに留まり、一方「００１０」
に変化した場合にクロックＣＬＫが入力されると状態Ｂ
に遷移する。また、減算回路１０５から出力される状態
コードの下位３ビットの差分値は、前者の場合は−１、
後者の場合は＋１となる。以下同様に、クロックＣＬＫ
が入力されるたびに、状態コードは図５の矢印の向きに
遷移する。
【００２８】図６はラッチ回路１０１から出力される状
態コードの変化を示す図である。横軸はクロックＣＬＫ
の入力回数すなわち時間を示し、縦軸は状態コードのう
ち下位３ビットの値を１０進数に変換した値を示す。ま
た、横軸の時間の下には状態の種類が示され、さらにそ
の下にはクロック入力前後の状態コードの変化量が示さ
れている。
態コードの変化を示す図である。横軸はクロックＣＬＫ
の入力回数すなわち時間を示し、縦軸は状態コードのう
ち下位３ビットの値を１０進数に変換した値を示す。ま
た、横軸の時間の下には状態の種類が示され、さらにそ
の下にはクロック入力前後の状態コードの変化量が示さ
れている。
【００２９】図示のように、シーケンサ１０Ａが正常の
場合には、状態コードの下位３ビットの差分値は±１ず
つ変化する。一方、時間ｔ１２，ｔ１３のように、差分
値が±１を越えるような異常が起こると、比較回路１０
６から異常検知信号が出力されてＰＬＡ１０２Ａに入力
され、シーケンサ１０Ａは初期状態に戻る。
場合には、状態コードの下位３ビットの差分値は±１ず
つ変化する。一方、時間ｔ１２，ｔ１３のように、差分
値が±１を越えるような異常が起こると、比較回路１０
６から異常検知信号が出力されてＰＬＡ１０２Ａに入力
され、シーケンサ１０Ａは初期状態に戻る。
【００３０】このように、第２の実施例では、各状態で
の状態コードをすべて異なる値にしているため、第１の
実施例に比べて故障診断の精度が向上する。また、２進
重み値に変換することなく状態コードの比較を行うた
め、第１の実施例に比べて回路構成が簡易化する。
の状態コードをすべて異なる値にしているため、第１の
実施例に比べて故障診断の精度が向上する。また、２進
重み値に変換することなく状態コードの比較を行うた
め、第１の実施例に比べて回路構成が簡易化する。
【００３１】上記各実施例では、シーケンサ１０Ａの異
常時に比較回路１０６から出力された異常検知信号によ
ってシーケンサ１０Ａを初期化しているが、初期化の代
わりにシーケンサ１０Ａが異常である旨の警告等を行っ
てもよい。あるいは、異常と判断された場合には、クロ
ックＣＬＫが入力されるたびに同一状態を繰り返し遷移
するようにしてもよい。このようにすると、異常が起こ
ってもシーケンサが暴走することがなく、安全性が向上
する。上記各実施例では、状態コードが４ビットの例を
示したが、状態コードのビット数は４ビットに限定され
ない。また、第２の実施例のデータ識別ビットのビット
数も１ビットに限定されない。上記各実施例において、
状態コードのビット並び、遷移方法および状態数等は実
施例に限定されない。上記各実施例のシーケンサ診断装
置に、図８に示す機能モジュールを追加して、シーケン
サの機能をＣＰＵ等の指示によって変更できるようにし
てもよい。上記各実施例では、ＤＦ／Ｆ４個によってラ
ッチ回路を構成したが、４ビットラッチや４ビットのＲ
ＡＭ等によってラッチ回路を構成してもよい。上記各実
施例では、シーケンサをハードウェアで構成する例を説
明したが、シーケンサをＣＰＵによるソフトウェア処理
で構成してもよい。
常時に比較回路１０６から出力された異常検知信号によ
ってシーケンサ１０Ａを初期化しているが、初期化の代
わりにシーケンサ１０Ａが異常である旨の警告等を行っ
てもよい。あるいは、異常と判断された場合には、クロ
ックＣＬＫが入力されるたびに同一状態を繰り返し遷移
するようにしてもよい。このようにすると、異常が起こ
ってもシーケンサが暴走することがなく、安全性が向上
する。上記各実施例では、状態コードが４ビットの例を
示したが、状態コードのビット数は４ビットに限定され
ない。また、第２の実施例のデータ識別ビットのビット
数も１ビットに限定されない。上記各実施例において、
状態コードのビット並び、遷移方法および状態数等は実
施例に限定されない。上記各実施例のシーケンサ診断装
置に、図８に示す機能モジュールを追加して、シーケン
サの機能をＣＰＵ等の指示によって変更できるようにし
てもよい。上記各実施例では、ＤＦ／Ｆ４個によってラ
ッチ回路を構成したが、４ビットラッチや４ビットのＲ
ＡＭ等によってラッチ回路を構成してもよい。上記各実
施例では、シーケンサをハードウェアで構成する例を説
明したが、シーケンサをＣＰＵによるソフトウェア処理
で構成してもよい。
【００３２】このように構成した実施例にあっては、ラ
ッチ回路１０１が複数個のフリップフロップに、ＰＬＡ
１０２Ａが組合せ回路に、減算回路１０５が検出手段
に、比較回路１０６が判定手段に、それぞれ対応する。
ッチ回路１０１が複数個のフリップフロップに、ＰＬＡ
１０２Ａが組合せ回路に、減算回路１０５が検出手段
に、比較回路１０６が判定手段に、それぞれ対応する。
【００３３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、シーケンサの出力である状態コードがクロック入
力前後で所定値変化するようにしたため、クロック入力
前後での状態コードの変化を検出することで、シーケン
サに異常があるか否かを精度よく検出できる。請求項３
に記載の発明によれば、クロック入力前後でシーケンサ
の状態が変化しない場合でも、状態コードを所定値変化
させるようにしたため、状態コードが変化しないような
異常を正しく検出できる。請求項４に記載の発明によれ
ば、クロック入力前後で状態コードが所定値変化しない
場合には、シーケンサの状態コードを初期値に戻すよう
にしたため、シーケンサの暴走を防止できる。請求項５
に記載の発明によれば、シーケンサの異なる状態にはす
べて異なる状態コードを割当てたため、シーケンサの異
常検出の精度が向上する。請求項６に記載の発明によれ
ば、状態コードの一部のビットを用いて状態遷移時の状
態コードの変化を検出するようにしたため、残りのビッ
トをデータ識別等の他の目的に用いることができ、シー
ケンサの異常検出の精度が向上する。
れば、シーケンサの出力である状態コードがクロック入
力前後で所定値変化するようにしたため、クロック入力
前後での状態コードの変化を検出することで、シーケン
サに異常があるか否かを精度よく検出できる。請求項３
に記載の発明によれば、クロック入力前後でシーケンサ
の状態が変化しない場合でも、状態コードを所定値変化
させるようにしたため、状態コードが変化しないような
異常を正しく検出できる。請求項４に記載の発明によれ
ば、クロック入力前後で状態コードが所定値変化しない
場合には、シーケンサの状態コードを初期値に戻すよう
にしたため、シーケンサの暴走を防止できる。請求項５
に記載の発明によれば、シーケンサの異なる状態にはす
べて異なる状態コードを割当てたため、シーケンサの異
常検出の精度が向上する。請求項６に記載の発明によれ
ば、状態コードの一部のビットを用いて状態遷移時の状
態コードの変化を検出するようにしたため、残りのビッ
トをデータ識別等の他の目的に用いることができ、シー
ケンサの異常検出の精度が向上する。
【図１】本発明によるシーケンサ診断装置の第１の実施
例のブロック図である。
例のブロック図である。
【図２】図１に示すシーケンサの状態遷移図である。
【図３】２進重み値の変化を示す図である。
【図４】本発明によるシーケンサ診断装置の第２の実施
例のブロック図である。
例のブロック図である。
【図５】図４に示すシーケンサの状態遷移図である。
【図６】状態コードの下位３ビットの変化を示す図であ
る。
る。
【図７】従来のシーケンサを用いた制御装置のブロック
図である。
図である。
【図８】従来のシーケンサのブロック図である。
【図９】従来のシーケンサの状態遷移図である。
【図１０】従来のシーケンサの状態コードにパリティビ
ットを付加した場合の状態遷移図である。
ットを付加した場合の状態遷移図である。
１ 専用コントロールユニット ２ ＣＰＵ １０，１０Ａ シーケンサ １１ 機能モジュール １０１ ラッチ回路 １０２，１０２Ａ ＰＬＡ １０３，１０４ コード変換回路 １０５ 減算回路 １０６ 比較回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05B 19/04 - 19/05 G01R 31/28 G06F 11/22 310
Claims (6)
- 【請求項１】 複数の状態に対応する状態コードのいず
れかをクロックに応じて出力する複数個のフリップフロ
ップと、前記状態コードの論理を決定する組合せ回路と
から成るシーケンサを有し、前記状態コードに誤りがあ
るか否かを診断するようにしたシーケンサ診断装置にお
いて、 前記組合わせ回路は、前記状態コードを構成する各ビッ
トの加算値が前記クロック入力前後で所定値変化するよ
うに、前記状態コードの論理を決定し、 前記クロック入力前の前記状態コードの前記加算値と、
前記クロック入力後の前記状態コードの前記加算値との
差分を検出する検出手段と、 前記検出された差分が前記所定値であるか否かを判定す
る判定手段とを備えることを特徴とするシーケンサ診断
装置。 - 【請求項２】 複数の状態に対応する状態コードのいず
れかをクロックに応じて出力する複数個のフリップフロ
ップと、前記状態コードの論理を決定する組合せ回路と
から成るシーケンサを有し、前記状態コードに誤りがあ
るか否かを診断するようにしたシーケンサ診断装置にお
いて、 前記組合わせ回路は、前記クロック入力前の前記状態コ
ードと前記クロック入力後の前記状態コードとの差分が
所定値となるように、前記状態コードの論理を決定し、 前記クロック入力前の前記状態コードと、前記クロック
入力後の前記状態コードとの差分を検出する検出手段
と、 前記検出された差分が前記所定値であるか否かを判定す
る判定手段とを備えることを特徴とするシーケンサ診断
装置。 - 【請求項３】 請求項１または２に記載されたシーケン
サ診断装置において、 前記シーケンサが前記クロック入力前後で同一状態を維
持する場合には、前記組合せ回路は、前記クロック入力
前の前記状態コードと前記クロック入力後の前記状態コ
ードとが前記所定値変化するように、前記状態コードの
論理を決定することを特徴とするシーケンサ診断装置。 - 【請求項４】 請求項１〜３のいずれかに記載されたシ
ーケンサ診断装置において、 前記判定手段により前記所定値でないと判定されると、
前記組合せ回路は前記状態コードを初期状態に戻すこと
を特徴とするシーケンサ診断装置。 - 【請求項５】 請求項１〜４のいずれかに記載されたシ
ーケンサ診断装置において、 前記組合せ回路は、複数の状態に対応して出力される各
状態コードが互いに一致しないように、前記状態コード
の論理を決定することを特徴とするシーケンサ診断装
置。 - 【請求項６】 請求項１〜５のいずれかに記載されたシ
ーケンサ診断装置において、 前記検出手段は、前記状態コードを構成する各ビットの
うち一部のビットを用いて、前記状態コードの変化を検
出することを特徴とするシーケンサ診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04843894A JP3267035B2 (ja) | 1994-03-18 | 1994-03-18 | シーケンサ診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04843894A JP3267035B2 (ja) | 1994-03-18 | 1994-03-18 | シーケンサ診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07261812A JPH07261812A (ja) | 1995-10-13 |
| JP3267035B2 true JP3267035B2 (ja) | 2002-03-18 |
Family
ID=12803362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04843894A Expired - Fee Related JP3267035B2 (ja) | 1994-03-18 | 1994-03-18 | シーケンサ診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3267035B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101516245B (zh) * | 2007-08-14 | 2012-01-04 | Lg电子株式会社 | 具有自动移动和姿态控制能力的真空吸尘器及其控制方法 |
-
1994
- 1994-03-18 JP JP04843894A patent/JP3267035B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101516245B (zh) * | 2007-08-14 | 2012-01-04 | Lg电子株式会社 | 具有自动移动和姿态控制能力的真空吸尘器及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07261812A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5515383A (en) | Built-in self-test system and method for self test of an integrated circuit | |
| KR102009047B1 (ko) | 시그너처-기반 중복 비교 시스템 및 방법 | |
| US4843608A (en) | Cross-coupled checking circuit | |
| KR100296984B1 (ko) | 전자제어장치용감시시스템 | |
| US4342112A (en) | Error checking circuit | |
| JP3267035B2 (ja) | シーケンサ診断装置 | |
| US4224681A (en) | Parity processing in arithmetic operations | |
| EP2153240B1 (en) | Troubleshooting temporal behavior in "combinational" circuits | |
| US5454018A (en) | Counter circuit with automatic reset | |
| EP0151694B1 (en) | Logic circuit with built-in self-test function | |
| JP3438490B2 (ja) | 冗長システム | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JPH0218737B2 (ja) | ||
| US5629945A (en) | Electronic arithmetic unit with multiple error detection | |
| JPH08256055A (ja) | ロングカウンタの試験方法及びその装置 | |
| JP2536907B2 (ja) | 動作保証回路を有する診断用回路 | |
| JP2003177935A (ja) | 冗長システム | |
| JP3173648B2 (ja) | 故障検出方式 | |
| JPS6239786B2 (ja) | ||
| JPS6112576B2 (ja) | ||
| JP2006309639A (ja) | コンピュータ異常検知回路およびコンピュータ異常検知方法 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JP2536603B2 (ja) | Ｐｌａの故障検出方式 | |
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JPH1097556A (ja) | 論理回路シミュレータ用論理動作ライブラリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |