JPH03265035A - 演算出力制御回路 - Google Patents
演算出力制御回路Info
- Publication number
- JPH03265035A JPH03265035A JP2064823A JP6482390A JPH03265035A JP H03265035 A JPH03265035 A JP H03265035A JP 2064823 A JP2064823 A JP 2064823A JP 6482390 A JP6482390 A JP 6482390A JP H03265035 A JPH03265035 A JP H03265035A
- Authority
- JP
- Japan
- Prior art keywords
- output
- error
- arithmetic
- circuit
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は演算出力制御回路に関し、特に情報処理装置内
における複数の演算回路の出力を選択制御する演算出力
制御回路に関する。
における複数の演算回路の出力を選択制御する演算出力
制御回路に関する。
従来技術
従来の演算回路は、２つの演算回路を有し、２つの演算
回路の演算結果の一致をチエツクすることにより、演算
結果の誤りを検出していた。
回路の演算結果の一致をチエツクすることにより、演算
結果の誤りを検出していた。
すなわち、同一の演算を行う回路を２つ設けておき、そ
れらに同一のデータを入力し、演算結果どうしを比較す
ることにより、演算結果の誤りを検出していた。
れらに同一のデータを入力し、演算結果どうしを比較す
ることにより、演算結果の誤りを検出していた。
しかし、従来の演算回路では、２つの演算結果の一致を
チエツクすることにより、演算結果の誤りを検出してい
るので、一方の演算回路で誤りが発生すると、他方の演
算回路では正しい演算が行われているにもかかわらず演
算結果を無効としてしまうため信頼性が低いという欠点
がある。
チエツクすることにより、演算結果の誤りを検出してい
るので、一方の演算回路で誤りが発生すると、他方の演
算回路では正しい演算が行われているにもかかわらず演
算結果を無効としてしまうため信頼性が低いという欠点
がある。
発明の目的
本発明は上述した従来の欠点を解決するためになされた
ものであり、その目的は信頼性の高い演算結果が得られ
る演算出力制御回路を提供することである。
ものであり、その目的は信頼性の高い演算結果が得られ
る演算出力制御回路を提供することである。
発明の構成
本発明による演算出力制御回路は、同一のデータが入力
され、該データについて同一の演算を行う複数の演算手
段と、前記データをもとに前記演算手段の演算結果の誤
り検出用の符号を生成する符号生成手段と、前記符号を
用いて前記演算手段の演算結果の誤りを検出する誤り検
出手段と、この検出結果に応じて正しい演算結果を選択
して送出する選択手段とを有することを特徴とする。
され、該データについて同一の演算を行う複数の演算手
段と、前記データをもとに前記演算手段の演算結果の誤
り検出用の符号を生成する符号生成手段と、前記符号を
用いて前記演算手段の演算結果の誤りを検出する誤り検
出手段と、この検出結果に応じて正しい演算結果を選択
して送出する選択手段とを有することを特徴とする。
実施例
次に、本発明について図面を参照して説明する。
第１図は、本発明による演算出力制御回路の一実施例の
構成を示すブロック図である。
構成を示すブロック図である。
図において、本発明の一実施例による演算出力制御回路
は、入力データ１００及び１０１に対して所定の演算を
行い、演算出力２００を出力する演算回路１と、入力デ
ータ１００及び１０１に対して演算回路１と同様の演算
を行い演算出力２０１を出力する演算回路２と、入力デ
ータ１００及び１０１からパリティ予知を行い、演算出
力の誤り検出用のパリティ３００及び３０１を出力する
パリティ予知回路３と、演算出力２００とパリティ３０
０とのチエツクを行い、エラー表示信号４００を出力す
るパリティチエツク回路４と、演算出力２０１とパリテ
ィ３０１とのチエツクを行い、エラー表示信号４０１を
出力するパリティチエツク回路５と、エラー表示信号４
００に応じて演算出力２００及び２０１を選択する選択
回路６と、エラー表示信号４００とエラー表示信号４０
１の論理積を取り、出力無効信号６０１を出力する論理
積回路７とを含んで構成されている。
は、入力データ１００及び１０１に対して所定の演算を
行い、演算出力２００を出力する演算回路１と、入力デ
ータ１００及び１０１に対して演算回路１と同様の演算
を行い演算出力２０１を出力する演算回路２と、入力デ
ータ１００及び１０１からパリティ予知を行い、演算出
力の誤り検出用のパリティ３００及び３０１を出力する
パリティ予知回路３と、演算出力２００とパリティ３０
０とのチエツクを行い、エラー表示信号４００を出力す
るパリティチエツク回路４と、演算出力２０１とパリテ
ィ３０１とのチエツクを行い、エラー表示信号４０１を
出力するパリティチエツク回路５と、エラー表示信号４
００に応じて演算出力２００及び２０１を選択する選択
回路６と、エラー表示信号４００とエラー表示信号４０
１の論理積を取り、出力無効信号６０１を出力する論理
積回路７とを含んで構成されている。
かかる構成において、演算回路１及び演算回路２は、入
力データ１００及び１０１の演算を行い、演算出力２０
０及び２０１を出力する。パリティ予知回路３は、入力
データ１００及び１０１から演算出力のパリティ予知を
行い、パリティ３００及び３０１を出力する。
力データ１００及び１０１の演算を行い、演算出力２０
０及び２０１を出力する。パリティ予知回路３は、入力
データ１００及び１０１から演算出力のパリティ予知を
行い、パリティ３００及び３０１を出力する。
パリティチエツク回路４は、演算出力２００とパリティ
３００とのチエツクを行い、誤りを検出するとエラー表
示信号４００を“１”にする。誤りがなければ信号４０
０は０”となる。
３００とのチエツクを行い、誤りを検出するとエラー表
示信号４００を“１”にする。誤りがなければ信号４０
０は０”となる。
パリティチエツク回路５は、演算出力２０１とパリティ
３０１とのチエツクを行い、誤りを検出するとエラー表
示信号４０１を“１”にする。誤りがなければ信号４０
１は“０”となる。
３０１とのチエツクを行い、誤りを検出するとエラー表
示信号４０１を“１”にする。誤りがなければ信号４０
１は“０”となる。
選択回路６は、エラー表示信号４００が“０“のとき演
算出力２００を送出し、エラー表示信号４００が“１”
のとき演算出力２０１を送出するように選択動作を行う
。
算出力２００を送出し、エラー表示信号４００が“１”
のとき演算出力２０１を送出するように選択動作を行う
。
論理積回路７は、エラー表示信号４００とエラー表示信
号４０１が共に“１′の時に出力無効信号６０１を“１
” （アクティブ）とする。
号４０１が共に“１′の時に出力無効信号６０１を“１
” （アクティブ）とする。
回路動作中、最初に、演算出力２０１にのみ誤りが発生
すると、パリティチエツク回路５から出力されるエラー
表示信号４０１が“１“になる。また、パリティチエツ
ク回路４から出力されるエラー表示信号４００は“０”
である。よって、エラー表示信号４００が“０”である
ため、選択回路６では、演算出力２００を選択して送出
し、演算結果５０１として出力する。このとき、論理積
回路７の送出する出力無効信号６０１は０゛であり、演
算結果５０１が正しいことを示す。
すると、パリティチエツク回路５から出力されるエラー
表示信号４０１が“１“になる。また、パリティチエツ
ク回路４から出力されるエラー表示信号４００は“０”
である。よって、エラー表示信号４００が“０”である
ため、選択回路６では、演算出力２００を選択して送出
し、演算結果５０１として出力する。このとき、論理積
回路７の送出する出力無効信号６０１は０゛であり、演
算結果５０１が正しいことを示す。
一方、回路動作中に、演算出力２００にのみ誤りが発生
すると、パリティチエツク回路４から出力されるエラー
表示信号４００が“１”になる。また、パリティチエツ
ク回路５から出力されるエラー表示信号４０［は“０”
である。よって、エラー表示信号４００が“１゛である
ため、選択回路６では、演算出力２０１を選択して送出
し、演算結果５０１として出力する。このとき、論理積
回路７の出力する出力無効信号６０１は“０”であり、
演算結果５０１が正しいことを示す。
すると、パリティチエツク回路４から出力されるエラー
表示信号４００が“１”になる。また、パリティチエツ
ク回路５から出力されるエラー表示信号４０［は“０”
である。よって、エラー表示信号４００が“１゛である
ため、選択回路６では、演算出力２０１を選択して送出
し、演算結果５０１として出力する。このとき、論理積
回路７の出力する出力無効信号６０１は“０”であり、
演算結果５０１が正しいことを示す。
また、演算出力２００及び演算出力２０１に同時に誤り
が発生すると、パリティチエツク回路４、パリティチエ
ツク回路５から夫々出力されるエラー表示信号４００及
び４０１が共に“１”になる。このとき、論理積回路７
の出力する出力無効信号６０１は“１”であり、演算結
果５０１が誤っていることを示す。
が発生すると、パリティチエツク回路４、パリティチエ
ツク回路５から夫々出力されるエラー表示信号４００及
び４０１が共に“１”になる。このとき、論理積回路７
の出力する出力無効信号６０１は“１”であり、演算結
果５０１が誤っていることを示す。
つまり、本実施例では、入力データをもとに演算結果の
パリティ符号を生成し、この符号を用いて誤りを検出し
、正しい演算結果を選択して送出しているのである。
パリティ符号を生成し、この符号を用いて誤りを検出し
、正しい演算結果を選択して送出しているのである。
なお、本実施例では２つの演算回路を用いているが、３
つの演算回路を用いても良い。この場合、パリティチエ
ツク回路を追加し、選択回路は３つの演算結果を択一的
に送出することとなる。つまり、演算回路は２以上あれ
ば良く、その数に限定されない。
つの演算回路を用いても良い。この場合、パリティチエ
ツク回路を追加し、選択回路は３つの演算結果を択一的
に送出することとなる。つまり、演算回路は２以上あれ
ば良く、その数に限定されない。
また、パリティチエツク以外の誤り検出方式を採用して
も良いことは明らかである。
も良いことは明らかである。
発明の詳細
な説明したように本発明によれば、１つの演算回路で誤
りが発生した場合、誤りが発生していない、すなわち正
しい演算回路の出力を演算結果として出力できるので、
信頼性が向上するという効果がある。
りが発生した場合、誤りが発生していない、すなわち正
しい演算回路の出力を演算結果として出力できるので、
信頼性が向上するという効果がある。
第１図は本発明の実施例による演算出力制御回路の構成
を示すブロック図である。 主要部分の符号の説明 １．２・・・・・・演算回路 ３・・・・・・パリティ予知回路 ４．５・・・・・・パリティチエツク回路６・・・・・
・選択回路 ７・・・・・・論理積回路
を示すブロック図である。 主要部分の符号の説明 １．２・・・・・・演算回路 ３・・・・・・パリティ予知回路 ４．５・・・・・・パリティチエツク回路６・・・・・
・選択回路 ７・・・・・・論理積回路
Claims (1)
- （１）同一のデータが入力され、該データについて同一
の演算を行う複数の演算手段と、前記データをもとに前
記演算手段の演算結果の誤り検出用の符号を生成する符
号生成手段と、前記符号を用いて前記演算手段の演算結
果の誤りを検出する誤り検出手段と、この検出結果に応
じて正しい演算結果を選択して送出する選択手段とを有
することを特徴とする演算出力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2064823A JPH03265035A (ja) | 1990-03-15 | 1990-03-15 | 演算出力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2064823A JPH03265035A (ja) | 1990-03-15 | 1990-03-15 | 演算出力制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03265035A true JPH03265035A (ja) | 1991-11-26 |
Family
ID=13269360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2064823A Pending JPH03265035A (ja) | 1990-03-15 | 1990-03-15 | 演算出力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03265035A (ja) |
-
1990
- 1990-03-15 JP JP2064823A patent/JPH03265035A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0375834A (ja) | パリティの置換装置及び方法 | |
| JPS6226734B2 (ja) | ||
| JPH03265035A (ja) | 演算出力制御回路 | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JP2900550B2 (ja) | ビットエラー検出訂正回路 | |
| JPS5916303B2 (ja) | デ−タ処理装置 | |
| SU596949A1 (ru) | Устройство дл обнаружени ошибок в контрольном оборудовании | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| JPS61148539A (ja) | 情報処理装置 | |
| JPS6314244A (ja) | エラ−処理回路 | |
| JPH02210544A (ja) | パリティ生成方式 | |
| KR960012981B1 (ko) | 전송시스템의 장애 발생/해제 실시간 처리회로 | |
| JPH04149742A (ja) | 演算器二重化方式 | |
| JPH0638239B2 (ja) | 誤り訂正機構 | |
| JPH0198033A (ja) | データ誤り検出回路 | |
| JPH01194035A (ja) | 情報処理装置のアドレスパリティチェック方式 | |
| JPH0980128A (ja) | 集積回路故障検出装置 | |
| JPH0512369A (ja) | テストパタン作成方式 | |
| JPS60101649A (ja) | 電子計算機の診断装置 | |
| JPH0368019A (ja) | 加算器の故障検出方式 | |
| JPS62262147A (ja) | 障害検出装置 |