JPH0512369A - テストパタン作成方式 - Google Patents
テストパタン作成方式Info
- Publication number
- JPH0512369A JPH0512369A JP3164840A JP16484091A JPH0512369A JP H0512369 A JPH0512369 A JP H0512369A JP 3164840 A JP3164840 A JP 3164840A JP 16484091 A JP16484091 A JP 16484091A JP H0512369 A JPH0512369 A JP H0512369A
- Authority
- JP
- Japan
- Prior art keywords
- value
- parity bit
- name
- circuit
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】論理回路に含まれたアラーム回路の故障検出が
容易なテストパタンを作成する。 【構成】論理回路がエラー検出ネットにエラーが検出さ
れた際に作動するアラーム回路を有する場合、レジスタ
名入力手段１は論理回路中のレジスタ名のパリティビッ
ト名とを入力し、回路作動値入力手段２はアラーム回路
を作動させるエラー検出ネット値６を入力する。次に、
値認識手段３はこのレジスタ名とパリティビット名５と
を認識する。そして、パリティビット値決定手段４はエ
ラー検出ネット値６を満すように値認識手段３が認識し
たレジスタに対するパリティビット値６を決定する。こ
れにより、アラーム回路が作動するように値を固定して
テストパタンを作成する。
容易なテストパタンを作成する。 【構成】論理回路がエラー検出ネットにエラーが検出さ
れた際に作動するアラーム回路を有する場合、レジスタ
名入力手段１は論理回路中のレジスタ名のパリティビッ
ト名とを入力し、回路作動値入力手段２はアラーム回路
を作動させるエラー検出ネット値６を入力する。次に、
値認識手段３はこのレジスタ名とパリティビット名５と
を認識する。そして、パリティビット値決定手段４はエ
ラー検出ネット値６を満すように値認識手段３が認識し
たレジスタに対するパリティビット値６を決定する。こ
れにより、アラーム回路が作動するように値を固定して
テストパタンを作成する。
Description
【０００１】
【産業上の利用分野】本発明は、アラーム回路を有する
論理回路のテストパタン作成方式に関する。
論理回路のテストパタン作成方式に関する。
【０００２】
【従来の技術】従来の論理回路のテストパタン作成方式
では、アラーム回路がある場合でも、特にアラーム回路
が動作することを考慮せずに故障を検出するテストパタ
ンの作成を行っていた。
では、アラーム回路がある場合でも、特にアラーム回路
が動作することを考慮せずに故障を検出するテストパタ
ンの作成を行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来の論理回
路のテストパタン作成方式では、アラーム回路を動作さ
せる為のエラー検出ネットの値を、エラー状態値に固定
することを考慮せずにテストパタンを作成していたため
に、アラーム回路が活性化されないことからアラーム回
路の故障検出が困難であった。
路のテストパタン作成方式では、アラーム回路を動作さ
せる為のエラー検出ネットの値を、エラー状態値に固定
することを考慮せずにテストパタンを作成していたため
に、アラーム回路が活性化されないことからアラーム回
路の故障検出が困難であった。
【０００４】
【課題を解決するための手段】本発明は、論理回路のテ
ストパタン作成方式であって、論理回路がエラー検出ネ
ットにエラーが検出された際に作動するアラーム回路を
有する場合、前記論理回路中のレジスト名とパリティビ
ット名とを入力するレジスタ名入力手段と、前記アラー
ム回路が作動するエラー検出ネット値を入力する回路動
作値入力手段と、前記レジスタ名入力手段により指定さ
れた前記レジスタ名とパリティビット名とを認識する値
認識手段と、前記回路動作値入力手段により指定された
前記エラー検出ネット値を満すように前記値認識手段が
認識した前記レジスタに対するパリティビット値を決定
するパリティビット値決定手段とを含んで構成される。
ストパタン作成方式であって、論理回路がエラー検出ネ
ットにエラーが検出された際に作動するアラーム回路を
有する場合、前記論理回路中のレジスト名とパリティビ
ット名とを入力するレジスタ名入力手段と、前記アラー
ム回路が作動するエラー検出ネット値を入力する回路動
作値入力手段と、前記レジスタ名入力手段により指定さ
れた前記レジスタ名とパリティビット名とを認識する値
認識手段と、前記回路動作値入力手段により指定された
前記エラー検出ネット値を満すように前記値認識手段が
認識した前記レジスタに対するパリティビット値を決定
するパリティビット値決定手段とを含んで構成される。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００６】図１は本発明の一実施例における処理の流
れを示すフローチャートである。
れを示すフローチャートである。
【０００７】まず、レジスタ名入力手段１はレジスタ名
とパリティビット名５を入力する。回路動作値入力手段
２は、エラー検出ネット値６からアラーム回路が動作す
る為のエラー検出ネットの値を入力する。値認識手段３
は、論理回路中の指定されたレジスタの値を認識する。
パリティビット値決定手段４は、エラー検出ネットの値
が回路動作値入力手段２で指定された値になるように、
値認識手段３で求めたレジスタの値からパリティビット
の値を決定する。次に、パリティビットの値を決定する
パリティビット決定手段４について説明する。
とパリティビット名５を入力する。回路動作値入力手段
２は、エラー検出ネット値６からアラーム回路が動作す
る為のエラー検出ネットの値を入力する。値認識手段３
は、論理回路中の指定されたレジスタの値を認識する。
パリティビット値決定手段４は、エラー検出ネットの値
が回路動作値入力手段２で指定された値になるように、
値認識手段３で求めたレジスタの値からパリティビット
の値を決定する。次に、パリティビットの値を決定する
パリティビット決定手段４について説明する。
【０００８】図２はアラーム回路を含む論理回路の一例
を示す図である。図中、アラーム回路１０は、エラー検
出ネット９の値によって動作し、このエラー検出ネット
９の値は、レジスタ８の値とパリティビット１１と値と
の排他的論理和（ＥＸＯＲ）演算の結果により決定す
る。
を示す図である。図中、アラーム回路１０は、エラー検
出ネット９の値によって動作し、このエラー検出ネット
９の値は、レジスタ８の値とパリティビット１１と値と
の排他的論理和（ＥＸＯＲ）演算の結果により決定す
る。
【０００９】一例として、エラー検出ネット９の値が
“１”のときにエラーが検出されたとみなしてアラーム
回路１０が動作する回路の想定する。そして、値認識手
段３でレジスタ８の値を認識する。この場合は、“１”
の個数は３、“０”の個数は２である。従って、パリテ
ィビット値決定手段４では、エラー検出ネット９の値が
“１”になるように、パリティビット１１の値を“０”
と決定する。以上の方法によりパリティビット１１の値
を求める。
“１”のときにエラーが検出されたとみなしてアラーム
回路１０が動作する回路の想定する。そして、値認識手
段３でレジスタ８の値を認識する。この場合は、“１”
の個数は３、“０”の個数は２である。従って、パリテ
ィビット値決定手段４では、エラー検出ネット９の値が
“１”になるように、パリティビット１１の値を“０”
と決定する。以上の方法によりパリティビット１１の値
を求める。
【００１０】
【発明の効果】以上説明したように本発明は、論理回路
のエラー検出ネットにエラーが検出されたときにアラー
ム回路が動作するような論理回路が存在する場合に、エ
ラー検出ネットをアラーム回路が動作するように値を固
定してテストパタンを作成することにより、アラーム回
路の故障を容易に検出することができる。
のエラー検出ネットにエラーが検出されたときにアラー
ム回路が動作するような論理回路が存在する場合に、エ
ラー検出ネットをアラーム回路が動作するように値を固
定してテストパタンを作成することにより、アラーム回
路の故障を容易に検出することができる。
【図１】本発明の一実施例における処理の流れを示すフ
ローチャートである。
ローチャートである。
【図２】アラーム回路を含む論理回路の一例を示す図で
ある。
ある。
１ レジスタ名入力手段 ２ 回路動作値入力手段 ３ 値認識手段 ４ パリティビット値決定手段 ５ レジスタ名とパリティビット名 ６ エラー検出ネット値 ７ パリティビット値 ８ レジスタ ９ エラー検出ネット １０ アラーム回路 １１ パリティビット
Claims (1)
- 【特許請求の範囲】 【請求項１】 論理回路のテストパタン作成方式であっ
て、論理回路がエラー検出ネットにエラーが検出された
際に作動するアラーム回路を有する場合、前記論理回路
中のレジスタ名とパリティビット名とを入力するレジス
タ名入力手段と、前記アラーム回路が作動するエラー検
出ネット値を入力する回路動作値入力手段と、前記レジ
スタ名入力手段により指定された前記レジスタ名とパリ
ティビット名とを認識する値認識手段と、前記回路動作
値入力手段により指定された前記エラー検出ネット値を
満すように前記値認識手段が認識した前記レジスタに対
するパリティビット値を決定するパリティビット値決定
手段とを備えることを特徴とするテストパタン作成方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164840A JPH0512369A (ja) | 1991-07-05 | 1991-07-05 | テストパタン作成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164840A JPH0512369A (ja) | 1991-07-05 | 1991-07-05 | テストパタン作成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512369A true JPH0512369A (ja) | 1993-01-22 |
Family
ID=15800923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3164840A Pending JPH0512369A (ja) | 1991-07-05 | 1991-07-05 | テストパタン作成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512369A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017013783A1 (ja) * | 2015-07-23 | 2017-01-26 | 株式会社日立製作所 | 論理回路の検証方法 |
-
1991
- 1991-07-05 JP JP3164840A patent/JPH0512369A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017013783A1 (ja) * | 2015-07-23 | 2017-01-26 | 株式会社日立製作所 | 論理回路の検証方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5535471B2 (ja) | マルチパーティション・コンピュータシステム、障害処理方法及びそのプログラム | |
| JPH0512369A (ja) | テストパタン作成方式 | |
| JPH0556109A (ja) | データ処理装置 | |
| KR960012981B1 (ko) | 전송시스템의 장애 발생/해제 실시간 처리회로 | |
| JPH03265035A (ja) | 演算出力制御回路 | |
| JP2845478B2 (ja) | 論理回路の遅延時間解析装置 | |
| JP2900550B2 (ja) | ビットエラー検出訂正回路 | |
| JPS58115561A (ja) | メモリダンプ方式 | |
| JPH0512005A (ja) | 情報処理装置 | |
| JP2000163198A (ja) | Ｎキーロールオーバー・キーボードシステム | |
| JPS5916303B2 (ja) | デ−タ処理装置 | |
| JPH0573352A (ja) | 情報処理装置 | |
| JPH0512057A (ja) | データ処理装置 | |
| JPH04112225A (ja) | 集積回路装置 | |
| JPH05100878A (ja) | 選択回路エラー検出方式 | |
| JPH0452734A (ja) | 汎用レジスタ例外検出回路 | |
| JPH0784814A (ja) | 計算機の誤り検出装置 | |
| JPS63276178A (ja) | 配線パタ−ン生成処理装置 | |
| JPS62262147A (ja) | 障害検出装置 | |
| JPH0377546B2 (ja) | ||
| JPH05342028A (ja) | エラー表示回路 | |
| JPS63298458A (ja) | デ−タ転送回路 | |
| JPH0713764A (ja) | 情報処理装置 | |
| JPH02133830A (ja) | 設定情報のエラー検出処理方式 | |
| JPH0583933B2 (ja) |